0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

TOPCon核心工藝技術(shù)路線盤點(diǎn)

DT半導(dǎo)體 ? 來源:DT半導(dǎo)體 ? 2023-12-26 14:59 ? 次閱讀

TOPCon 電池的制備工序包括清洗制絨、正面硼擴(kuò)散、BSG 去除和背面刻蝕、氧化層鈍化接觸制備、正面氧化鋁沉積、正背面氮化硅沉積、絲網(wǎng)印刷、燒結(jié)和測試分選,約 12 步左右。從技術(shù)路徑角度:LPCVD 方式為目前量產(chǎn)的主流工藝,預(yù)計(jì) PECVD 路線有望成為未來新方向。

9b1b7742-9ff0-11ee-8b88-92fbcf53809c.png

圖片來源:浙商證券

1. SE激光摻雜工序

N型TOPCon電池生產(chǎn)工藝采用高效選擇性發(fā)射結(jié)(Selective Emitter,即SE)技術(shù),這一道工序位于清潔制絨、硼擴(kuò)散之后,其原理是利用激光的熱效應(yīng),熔融硅片表層,覆蓋在發(fā)射極頂部的硼硅玻璃中的B原子進(jìn)入硅片表層,B原子在液態(tài)硅中的擴(kuò)散系數(shù)要比在固態(tài)硅中的擴(kuò)散高數(shù)個數(shù)量級,固化后摻雜B原子取代硅原子的位置,形成重?fù)诫s層。通過激光在硅片與金屬柵線接觸部位進(jìn)行高濃度摻雜,以達(dá)到降低該部位接觸電阻的目的;在電極以外的位置進(jìn)行低濃度摻雜,以達(dá)到降低擴(kuò)散層復(fù)合的目的。通過以上方式優(yōu)化發(fā)射極,進(jìn)而實(shí)現(xiàn)轉(zhuǎn)化效率的增加,與TOPCon電池疊加有效實(shí)現(xiàn)量產(chǎn)情況下0.2%-0.4%的轉(zhuǎn)化效率提升。

9b34ae1a-9ff0-11ee-8b88-92fbcf53809c.png

2.制備隧穿氧化層及多晶硅層工序

TOPCon電池核心流程就是制作隧穿氧化層、多晶硅層環(huán)節(jié)部分,制備隧穿氧化層與多晶硅層環(huán)節(jié)是在N型硅片的背面沉積一層1-2nm的氧化硅膜和一層100-150nm的摻雜非晶硅薄膜,非晶硅薄膜在后續(xù)退火過程中結(jié)晶性發(fā)生變化,由微晶非晶混合相轉(zhuǎn)變?yōu)槎嗑?,激活疊層薄膜的鈍化性能,在疊層薄膜上沉積金屬,就可以得到無需開孔的鈍化接觸結(jié)構(gòu)。

按兩層膜制備方式不同可以分為LPCVD、PECVD、PVD。LPCVD是把隧穿氧化層、本征非晶硅層制備完成以后增加P擴(kuò)散和清洗工藝;PECVD是把隧穿氧化層原位摻雜做成非晶硅層,兩層膜制備的步驟合并到了一起,然后進(jìn)行褪火、清洗;PECVD和LPCVD最根本區(qū)別就是兩層膜是分步還是合并制作。

9b5b1096-9ff0-11ee-8b88-92fbcf53809c.png

按兩層膜制備方式不同可以分為LPCVD、PECVD、PVD。LPCVD是把隧穿氧化層、本征非晶硅層制備完成以后增加P擴(kuò)散和清洗工藝;PECVD是把隧穿氧化層原位摻雜做成非晶硅層,兩層膜制備的步驟合并到了一起,然后進(jìn)行褪火、清洗;PECVD和LPCVD最根本區(qū)別就是兩層膜是分步還是合并制作。

LPVCD工藝介紹:LPCVD全稱為低壓力化學(xué)氣相沉積法,利用 LPCVD 設(shè)備通過熱氧化方式生長氧化硅層并沉積多晶硅,然后在多晶硅中摻入磷制成 PN結(jié),形成鈍化接觸結(jié)構(gòu)。這一技術(shù)路線出現(xiàn)時間最早,工藝成熟度高,具有成膜質(zhì)量高、產(chǎn)能高等優(yōu)勢。但是,存在繞鍍問題,且沉積時使用的石英管需進(jìn)行清洗維護(hù)和定期更換,耗材成本較高;針對繞度問題,目前在工藝上一些廠商已經(jīng)有了比較好的解決方式。LPCVD法是目前 TOPCon 廠商選擇的主流路線,采用這一路線的主要光伏廠商有晶科能源、捷泰、一道等。LPCVD設(shè)備廠家有拉普拉斯、捷佳偉創(chuàng),拉普拉斯是最主要廠商,捷佳偉創(chuàng)也做這塊,但不作為主推的設(shè)備。

9b6095a2-9ff0-11ee-8b88-92fbcf53809c.png

LPVCD工藝原理圖 來源:浙商證券

PECVD工藝介紹:PECVD 原位摻雜,又稱PE-poly工藝,全稱為等離子體增強(qiáng)化學(xué)氣相沉積法,原理為借助射頻將含反應(yīng)氣體在局部形成等離子體,利用等離子體的強(qiáng)化學(xué)活性在基片表面沉積出薄膜。PECVD 可實(shí)現(xiàn)成本的大幅下降,具有繞鍍輕微、成品率高,成膜速度快,摻雜效率高,無石英管,耗材成本低等優(yōu)勢,但存在成膜厚度均勻性差、膜層致密度不高、易爆膜等問題,原因在于其中有氫氣參與反應(yīng)。

9b74f07e-9ff0-11ee-8b88-92fbcf53809c.png

PECVD工藝原理圖 來源:浙商證券

3.制備減反射膜工序

采用多層介質(zhì)膜結(jié)構(gòu)技術(shù)進(jìn)行電池片兩面減反射膜的制備,減反射膜由氧化硅(SiOx)/氮氧化硅(SiONx)/氮化硅(SiNx)多層薄膜共同組成,顧名思義減反射膜具有幫助電池片提升對太陽光的吸收,減少光學(xué)損失提高光生電流,進(jìn)而提高轉(zhuǎn)換效率的效果。更為重要的是,減反射膜還具有鈍化作用,在薄膜形成過程中產(chǎn)生的氫原子對電池表面的鈍化降低了發(fā)射結(jié)的表面復(fù)合速率,促進(jìn)光電轉(zhuǎn)換效率提升的同時延長電池的使用壽命。

正面的減反射膜還能對前序步驟沉積的氧化鋁層(4-5nm)起到一定的保護(hù)作用,氮化硅薄膜的高致密性可以保護(hù)氧化鋁不受損傷及污染。而背面減反膜同樣也可用于背部膜層的保護(hù),避免poly層受到破壞及污染。多層結(jié)構(gòu)共同作用,達(dá)到良好的體鈍化和表面鈍化效果,實(shí)現(xiàn)更佳的鈍化接觸。

4.激光誘導(dǎo)燒結(jié)工序

在電池制造中全新引入了激光輔助燒結(jié)工序,在完成絲印、燒結(jié)及光注入工序后,采用激光誘導(dǎo)燒結(jié)技術(shù)(Laser Induced Firing,簡稱“LIF”)。

通過激光輔助快速燒結(jié)對硅片正面的金屬漿料進(jìn)行處理,使硅片正面的漿料和硅片形成較好的歐姆接觸。同時,利用荷電效應(yīng)來優(yōu)化柵線電極、改善接觸電阻并實(shí)現(xiàn)高效率太陽能光伏電池的輸出,從而顯著提升TOPCon電池光電效率。

在TOPCon電池的工藝驗(yàn)證結(jié)果顯示,LIF技術(shù)可以有效提升電池片的光電轉(zhuǎn)換效率,增益在0.2%以上。

TOPCon產(chǎn)線成本分析

TOPCon電池可在PERC產(chǎn)線基礎(chǔ)上升級改造,單GW初始投資額為1.5-1.7億左右,基于PERC產(chǎn)線升級成本為4,000-5,000萬/GW。

與P型電池相比,TOPCon將磷擴(kuò)散改為了硼擴(kuò)散,增加了隧穿層、POLY層的制備,取消了激光開槽步驟。

初始設(shè)備投資中,清洗制絨設(shè)備800萬元,占比約5%;硼擴(kuò)散爐成本約2,000萬,占比約12%;刻蝕設(shè)備成本1,200萬,占比約7%;背面隧穿氧化及多晶硅摻雜相關(guān)設(shè)備約4,500萬(lpcvd)和3,500萬(pecvd);雙面減反膜設(shè)備成本約3,200萬,占比20%;絲印設(shè)備成本約3,500萬,占比22%。此外,2020年后的PERC產(chǎn)能在預(yù)留機(jī)位的情況下,能進(jìn)行改造升級,升級成本約為4,000-5,000萬/GW,主要是氧化隧穿、磷摻雜設(shè)備成本。2024新型光伏電池及組件技術(shù)論壇將重點(diǎn)討論TOPCon產(chǎn)業(yè)技術(shù)突破以及裝備創(chuàng)新,屆時將有通威太陽能、正泰新能科技股份有限公司、深圳市捷佳偉創(chuàng)新能源裝備股份有限公司、華晟新能源科技有限公司、西安寶馨光能科技有限公司、廣東脈絡(luò)能源科技有限公司等知名企業(yè)齊聚共論鈣鈦礦產(chǎn)業(yè)化議題。

審核編輯:黃飛

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 原理圖
    +關(guān)注

    關(guān)注

    1292

    文章

    6293

    瀏覽量

    232507
  • 光伏電池
    +關(guān)注

    關(guān)注

    5

    文章

    255

    瀏覽量

    32561
  • 激光
    +關(guān)注

    關(guān)注

    19

    文章

    3095

    瀏覽量

    64304

原文標(biāo)題:TOPCon核心工藝技術(shù)路線盤點(diǎn)與產(chǎn)線成本分析

文章出處:【微信號:DT-Semiconductor,微信公眾號:DT半導(dǎo)體】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    Sic mesfet工藝技術(shù)研究與器件研究

    Sic mesfet工藝技術(shù)研究與器件研究針對SiC 襯底缺陷密度相對較高的問題,研究了消除或減弱其影響的工藝技術(shù)并進(jìn)行了器件研制。通過優(yōu)化刻蝕條件獲得了粗糙度為2?07 nm的刻蝕表面;犧牲氧化
    發(fā)表于 10-06 09:48

    EMC設(shè)計(jì)、工藝技術(shù)基本要點(diǎn)和問題處理流程

    EMC設(shè)計(jì)、工藝技術(shù)基本要點(diǎn)和問題處理流程推薦給大家參考。。
    發(fā)表于 08-25 12:05

    半導(dǎo)體工藝技術(shù)的發(fā)展趨勢

      業(yè)界對哪種半導(dǎo)體工藝最適合某一給定應(yīng)用存在著廣泛的爭論。雖然某種特殊工藝技術(shù)能更好地服務(wù)一些應(yīng)用,但其它工藝技術(shù)也有很大的應(yīng)用空間。像CMOS、BiCMOS、砷化鎵(GaAs)、磷化銦(InP
    發(fā)表于 07-05 08:13

    半導(dǎo)體工藝技術(shù)的發(fā)展趨勢是什么?

    業(yè)界對哪種半導(dǎo)體工藝最適合某一給定應(yīng)用存在著廣泛的爭論。雖然某種特殊工藝技術(shù)能更好地服務(wù)一些應(yīng)用,但其它工藝技術(shù)也有很大的應(yīng)用空間。像CMOS、BiCMOS、砷化鎵(GaAs)、磷化銦(InP
    發(fā)表于 08-20 08:01

    提高多層板層壓品質(zhì)工藝技術(shù)總結(jié),不看肯定后悔

    如何提高多層板層壓品質(zhì)在工藝技術(shù)
    發(fā)表于 04-25 09:08

    0.16微米CMOS工藝技術(shù)

    和艦科技自主創(chuàng)新研發(fā)的0.16 微米硅片制造工藝技術(shù)在原有比較成熟的0.18 微米工藝技術(shù)基礎(chǔ)上,將半導(dǎo)體器件及相關(guān)繞線尺寸進(jìn)行10%微縮(實(shí)際尺寸為0.162 微米),大大降低了芯
    發(fā)表于 12-14 11:23 ?25次下載

    常用PCB工藝技術(shù)參數(shù)

    常用PCB工藝技術(shù)參數(shù).
    發(fā)表于 07-15 16:03 ?67次下載

    IGBT核心技術(shù)及人才缺失 工藝技術(shù)缺乏

    IGBT核心技術(shù)及人才缺失 工藝技術(shù)缺乏 新型電力半導(dǎo)體器件的代表,IGBT的產(chǎn)業(yè)化在我國還屬空白。無論技術(shù)、設(shè)備還是人才,我國都處于全方位的落后狀態(tài)。應(yīng)當(dāng)認(rèn)識
    發(fā)表于 12-18 10:39 ?861次閱讀

    什么是CPU的生產(chǎn)工藝技術(shù)/向下兼容?

    什么是CPU的生產(chǎn)工藝技術(shù)/向下兼容? CPU的生產(chǎn)工藝技術(shù) 我們常可以在CPU性能列表上看到“工藝技術(shù)”一項(xiàng),其中有“
    發(fā)表于 02-04 10:41 ?796次閱讀

    半導(dǎo)體工藝技術(shù)

    半導(dǎo)體的制造流程以及各工位的詳細(xì)工藝技術(shù)。
    發(fā)表于 05-26 11:46 ?0次下載

    PCB測試工藝技術(shù)

    PCB測試工藝技術(shù),很詳細(xì)的
    發(fā)表于 12-16 21:54 ?0次下載

    曝光成像與顯影工藝技術(shù)的原理及特點(diǎn)

    PCB板上的線路圖形就是PCB線路板廠家采用曝光成像與顯影蝕刻工藝技術(shù)來完成的,無論是PCB多層線路板還是柔性線路板在制作線路圖形時都要用到曝光成像與顯影工藝技術(shù)。下面來詳細(xì)介紹這兩種工藝的加工特點(diǎn)及加工原理。
    的頭像 發(fā)表于 04-28 15:10 ?3.4w次閱讀

    SONNET中的工藝技術(shù)層介紹

    在14版本中,SONNET新引入了一種名為工藝技術(shù)層的屬性定義層,以實(shí)現(xiàn)EDA框架和設(shè)計(jì)流程的平滑過渡。該工藝技術(shù)層實(shí)際上是用戶創(chuàng)建的EM工程中 的多個屬性對象的集合體,其中包括了很多基本屬性設(shè)置,比如層的命名、物理位置、金屬屬性、網(wǎng)格控制選項(xiàng)等等。
    發(fā)表于 10-08 15:17 ?2251次閱讀
    SONNET中的<b class='flag-5'>工藝技術(shù)</b>層介紹

    全面解讀電子封裝工藝技術(shù)

    全面解讀電子封裝工藝技術(shù)
    發(fā)表于 10-10 11:00 ?1117次閱讀

    TOPCon電池降本提效思路解析

    由于TOPCon電池效率超預(yù)期追趕HJT電池,2022年~2023年市場選擇了TOPCon,且預(yù)計(jì)未來TOPCon的生命周期會依然維持5~6年。雖然TOPCon
    的頭像 發(fā)表于 02-19 13:11 ?1136次閱讀
    <b class='flag-5'>TOPCon</b>電池降本提效思路解析