如何使用SigXplorer進行串擾的仿真

串擾（Crosstalk）是信號完整性（Signal Integrity）中的核心問題之一，尤其在當今的高密度電路板設(shè)計中，其影響愈發(fā)顯著。當電路板上的走線密度增大時，各線路間的電磁耦合增強，串擾問題愈發(fā)嚴重。當受害線路上有信號傳輸時，串擾產(chǎn)生的噪聲會疊加在該信號上，導(dǎo)致信號畸變。這種畸變可能會導(dǎo)致信號的幅度噪聲增加或眼圖（Eye Diagram）寬度發(fā)生變化。

眼圖是數(shù)字信號的統(tǒng)計特性在時間域和頻率域的表示，用于評估信號的總體質(zhì)量。更為嚴重的是，當串擾噪聲疊加在信號的跳變沿（Transition Edge）時，會導(dǎo)致信號邊沿抖動（Edge Jitter）。這種抖動會嚴重影響信號的時序精度，甚至可能導(dǎo)致建立/保持時間違例（Setup/Hold Time Violations）。對于高速數(shù)字系統(tǒng)而言，時序精度是至關(guān)重要的，因為微小的偏差都可能導(dǎo)致數(shù)據(jù)錯誤或系統(tǒng)不穩(wěn)定。

串擾對眼圖的影響如下圖所示：

左邊的圖是無串擾影響的，右邊的圖是有串擾影響時候的眼圖。

如何進行高速信號串擾仿真

接下來我們使用SigXplorer來學(xué)習(xí)如何進行高速信號串擾仿真。Cadence SigXplorer軟件是用于高速信號完整性分析和優(yōu)化的重要工具。它專注于電子產(chǎn)品的設(shè)計和驗證，尤其是高速信號傳輸線路的設(shè)計。SigXplorer通過電磁仿真分析，全面考慮了影響信號傳輸?shù)母鞣N因素，如反射、傳輸線損耗和散射參數(shù)等。利用SigXplorer，設(shè)計師可以深入了解信號傳輸?shù)奶匦?，例如延遲、振幅、眼圖和時域波形等。這有助于評估信號的可靠性和穩(wěn)定性，確保滿足高速系統(tǒng)設(shè)計的要求。通過仿真和優(yōu)化，SigXplorer幫助設(shè)計師調(diào)整信號傳輸線路的工程參數(shù)，如線路幾何形狀、終端阻抗匹配、負載和驅(qū)動器配置等。這有助于降低潛在問題，如反射、串擾和眼圖閉合等。

串擾的形成根源在于導(dǎo)體間的耦合作用。在多導(dǎo)體的系統(tǒng)中，導(dǎo)體之間通過電場和磁場相互影響，發(fā)生能量傳遞。這種能量傳遞會將信號的一部分傳遞給臨近的導(dǎo)體，從而在受害線路上產(chǎn)生噪聲，影響信號的完整性。因此，串擾是由于導(dǎo)體間的耦合作用，將信號能量傳遞給臨近導(dǎo)體而形成的噪聲。我們將構(gòu)建一個信號傳輸鏈路，以探討線距對串擾的影響。在搭建鏈路的過程中，我們將觀察線距的變化如何影響信號傳輸?shù)姆€(wěn)定性，以及串擾的程度。通過這一分析，我們將更好地理解線距與串擾之間的關(guān)聯(lián)，并為實際的高速電路設(shè)計提供有益的指導(dǎo)。

首先搭建一個串擾仿真模型

設(shè)置激勵信號

我們將激勵信號設(shè)置為OUT1，使其在0V至3.3V范圍內(nèi)變化。同時，將OUT2設(shè)為0V低電平。為了觀察串擾現(xiàn)象，我們使用一根長度為1000mil的微帶傳輸線，并對線間距進行5mil、10mil、15mil、20mil和25mil的參數(shù)掃描。通過觀察IN2端受到的串擾，我們可以深入了解線間距對信號完整性的影響。

上圖展示了IN2接收端的信號波形，為遠端串擾波形，整體呈現(xiàn)一個尖峰狀態(tài)。觀察結(jié)果顯示，隨著線間距的增大，耦合在IN2端上的噪聲逐漸減小。當線間距為5mil時，串擾噪聲最大可達到約0.6V。然而，當線間距增加到25mil時，噪聲最大值僅約為0.15V。這表明線間距對串擾具有顯著影響，較大的線間距可以有效降低耦合噪聲。

上圖展示了OUT2端的信號波形，即近端串擾的情況。觀察結(jié)果顯示，近端串擾的波形幅度相對較小，不像遠端串擾那樣具有劇烈的跳變。同時，近端串擾與線間距之間也存在關(guān)聯(lián)。當線間距為5mil時，近端串擾的噪聲幅度為0.08V；而當線間距增加到25mil時，近端串擾下降至0.02V。這表明線間距對近端串擾也有顯著影響，較大的線間距有助于降低耦合噪聲。

SigXplorer是Cadence Design Systems開發(fā)的一款電磁兼容性（EMC）仿真軟件，它主要用于電子系統(tǒng)的電磁干擾和電磁容忍仿真以及信號完整性分析。SigXplorer提供了直觀的仿真和分析環(huán)境，結(jié)合了先進的仿真技術(shù)和電磁兼容性知識。它為工程師提供了一個有效的工具，用于優(yōu)化電子系統(tǒng)的設(shè)計和性能，并且可以幫助縮短產(chǎn)品開發(fā)周期，提高產(chǎn)品質(zhì)量。SigXplorer是一款能夠提供高精度串擾仿真的工具，具備多種信號傳輸模型和分層布線分析的能力。它不僅可以幫助工程師預(yù)測和解決信號串擾問題，還提供信號完整性分析和優(yōu)化的功能，為電子系統(tǒng)設(shè)計提供了全面的支持。

上述過程是在SigXplorer中實現(xiàn)的仿真過程，目前Sigrity 2021最新版本的最新工具SigrityTopology Explorer不僅具有SigXplorer的拓撲自動提取、仿真與規(guī)則管理器集成等功能，還使用了與Sigrity SystemSI相同的模塊設(shè)計和交互方式，IO model也可以直接使用IBIS模型，大大優(yōu)化了SigXplorer的使用體驗。