圖像傳感器芯片堆疊架構(gòu)與先進(jìn)互連技術(shù)解析

摘要

過(guò)去二十年來(lái)，圖像傳感器的發(fā)展取得了許多技術(shù)突破。圖像傳感器已發(fā)展成為支持許多應(yīng)用的技術(shù)平臺(tái)。它們?cè)谝苿?dòng)設(shè)備中的成功實(shí)施加速了市場(chǎng)需求，并建立了一個(gè)業(yè)務(wù)平臺(tái)，以推動(dòng)持續(xù)創(chuàng)新和性能改進(jìn)，并將其擴(kuò)展到監(jiān)控、醫(yī)療和汽車(chē)行業(yè)。

在本文中，我們簡(jiǎn)要介紹了通用相機(jī)模塊以及芯片堆疊架構(gòu)和先進(jìn)互連技術(shù)的關(guān)鍵技術(shù)要素。這項(xiàng)研究還將研究像素電子器件在確定芯片堆疊架構(gòu)和互連技術(shù)選擇方面的作用。它通過(guò)檢查一些用于不同功能的 CMOS 圖像傳感器 (CIS) 示例來(lái)進(jìn)行，例如可見(jiàn)光檢測(cè)、用于低光檢測(cè)的單光子雪崩光電二極管 (SPAD)、卷簾快門(mén)（rolling shutter）和全局快門(mén)（global shutter）以及深度感測(cè)和光檢測(cè)以及測(cè)距（激光雷達(dá)）。

文章還介紹了不同芯片堆疊架構(gòu)的性能屬性。直接鍵合、后通孔硅通孔（Via-last TSV）和混合鍵合（HB）技術(shù)被認(rèn)為是圖像傳感器芯片堆疊中較新且有利的芯片間互連技術(shù)。最先進(jìn)的超高密度互連可制造性也得到了強(qiáng)調(diào)。

以下為文章正文：

自2000年初以來(lái)，CMOS 圖像傳感器已被許多行業(yè)廣泛采用。其多功能應(yīng)用擴(kuò)展到數(shù)碼相機(jī)、移動(dòng)設(shè)備、監(jiān)控系統(tǒng)、機(jī)器人、醫(yī)療器械和自動(dòng)駕駛汽車(chē)等許多行業(yè)。通過(guò)使用像素陣列中的光電二極管捕獲圖像并將信號(hào)實(shí)時(shí)轉(zhuǎn)換為數(shù)字文件的能力可以實(shí)現(xiàn)高級(jí)數(shù)據(jù)管理和分析，從而實(shí)現(xiàn)其硬件與計(jì)算系統(tǒng)的兼容性。最近的進(jìn)步使分析功能更接近像素陣列。機(jī)器學(xué)習(xí) (ML)、人工智能 (AI) 算法和圖像傳感器內(nèi)的圖像重建技術(shù)的實(shí)施已被廣泛報(bào)道 。因此，圖像傳感器技術(shù)平臺(tái)是許多應(yīng)用的關(guān)鍵部分。

雷達(dá)和圖像傳感器的傳感器融合、用于高級(jí)駕駛員輔助系統(tǒng)的光檢測(cè)和測(cè)距 (LiDAR)、神經(jīng)形態(tài)和高光譜成像、熱成像和生物醫(yī)學(xué)應(yīng)用等先進(jìn)應(yīng)用正在不斷發(fā)展。2018-2019年，圖像傳感器的市場(chǎng)規(guī)模已達(dá)到約200億美元。預(yù)計(jì)從 2019 年到 2025 年，僅三維 (3D) 成像和傳感市場(chǎng)的擴(kuò)張將達(dá)到50億至150億美元，這幾年的CGAR 為 20%。主要行業(yè)是消費(fèi)移動(dòng)產(chǎn)品和汽車(chē)行業(yè)。

技術(shù)平臺(tái)和業(yè)務(wù)平臺(tái)之間的協(xié)同效應(yīng)已經(jīng)顯現(xiàn)。為了滿(mǎn)足移動(dòng)設(shè)備的外形尺寸限制，我們?yōu)榫哂芯薮笙M(fèi)者需求的移動(dòng)設(shè)備應(yīng)用開(kāi)發(fā)了先進(jìn)的技術(shù)平臺(tái)。移動(dòng)設(shè)備建立的規(guī)模經(jīng)濟(jì)進(jìn)一步鼓勵(lì)先進(jìn)的像素電子設(shè)計(jì)和使用芯片堆疊方法的像素并行處理在其他行業(yè)的應(yīng)用。圖像傳感器將繼續(xù)成為與業(yè)務(wù)平臺(tái)協(xié)同的產(chǎn)品開(kāi)發(fā)的強(qiáng)大技術(shù)平臺(tái)。

像素電子產(chǎn)品的創(chuàng)新實(shí)現(xiàn)了多種先進(jìn)功能。2000 年初，已有許多復(fù)雜圖像傳感器的設(shè)計(jì)被報(bào)道。只有當(dāng)芯片堆疊和先進(jìn)互連技術(shù)變得可制造時(shí)，這些創(chuàng)新的商業(yè)化才有可能實(shí)現(xiàn)。3D集成圖像傳感器的示范性設(shè)計(jì)始于1999年的四層堆疊，以及2004年多芯片堆疊架構(gòu)中的多功能傳感器。新實(shí)施的支持技術(shù)和特征尺寸的減小改變了擬議的 3D 集成。一些重大突破，如2009年的背照式(BSI) CIS、2012年的芯片堆疊、2015年的“pixel-DRAM-logic ”三芯片堆疊、2016年的銅-銅混合鍵合（Cu-Cu hybrid bonding），這些技術(shù)都帶來(lái)了最先進(jìn)的技術(shù)平臺(tái)。

圖像傳感器和攝像頭模塊

圖像傳感器是一種光電器件，通過(guò)光電二極管收集光源發(fā)出的光子，并將光電二極管產(chǎn)生的電流轉(zhuǎn)換成數(shù)字信號(hào)。四晶體管有源光電二極管傳感器 (4T-APS) 像素的典型像素電子器件由光電二極管和像素級(jí)電子器件組成，如圖1右側(cè)所示。圖像由像素陣列形成，其原理圖如圖1中的方框區(qū)域所示。然后通過(guò)讀出電路逐行評(píng)估像素陣列中的信號(hào)以進(jìn)行進(jìn)一步處理。行和列訪(fǎng)問(wèn)電路可以是用于掃描模式訪(fǎng)問(wèn)的開(kāi)關(guān)陣列或用于隨機(jī)像素訪(fǎng)問(wèn)的解碼器。

如今，圖像傳感器包含更多功能，用于讀出功能后的信號(hào)處理和分析。通用操作電路可以包括用于高級(jí)應(yīng)用的讀出功能、模數(shù)轉(zhuǎn)換、圖像重馬賽克處理或人工智能分析的電路。通過(guò)使用不同的感光材料，在不同的環(huán)境下，光檢測(cè)的波長(zhǎng)也可以從可見(jiàn)光到近紅外或紅外。對(duì)不同應(yīng)用的巨大需求引發(fā)了這些領(lǐng)域的重大進(jìn)展，不僅是研究和開(kāi)發(fā)，而是將其商業(yè)化。

圖1：成像像素陣列、電路塊和典型 4 T-APS 像素電子器件的原理圖

像素電子器件通常根據(jù)目標(biāo)應(yīng)用的光電二極管模式而變化。像素電子器件的范圍可以從三晶體管3 T-APS 到 84 晶體管。像素電子器件和操作電路是影響芯片堆疊和互連方法選擇的主要因素?；诓煌彰鞣椒ǖ膫鞲衅饕矔?huì)影響芯片堆疊和互連架構(gòu)的選擇。由于金屬互連線(xiàn)的遮光，前側(cè)照明（FSI）CIS在像素尺寸低于1.4μm×1.4μm時(shí)大部分被BSI-CIS取代，如圖2所示。

圖2：正面照明傳感器 (FSI-CIS) 和背面照明傳感器 (BSI-CIS) 的示例原理圖

像素設(shè)計(jì)可能會(huì)有所不同，圖2僅用于解釋金屬線(xiàn)屏蔽入射光的效果。例如，深溝槽隔離 (DTI：Deep trench isolation) 不需要 FSI-CIS 具有大像素尺寸。用于可見(jiàn)光檢測(cè)的圖像傳感器通常稱(chēng)為 RGB（紅、綠、藍(lán)）圖像傳感器，具有簡(jiǎn)單的 3 T-APS 或 4 T-APS，當(dāng)解碼器就位時(shí)還帶有附加晶體管。通常需要紅外 (IR) 濾光片（有時(shí)稱(chēng)為紅外截止濾光片）來(lái)屏蔽超出可見(jiàn)光范圍的波長(zhǎng)，以減少穿透硅光電二極管薄層的近紅外 (NIR) 光的干擾。微透鏡層位于 RGB 濾光片的頂部，可增強(qiáng)投射到光電二極管區(qū)域的光。

封裝圖像傳感器的方法有很多種。兩種常用的圖像傳感器封裝是陶瓷無(wú)引線(xiàn)芯片載體和成像球柵陣列，原理圖如圖3所示。在新的多功能應(yīng)用的推動(dòng)下，新的圖像傳感器封裝方法的開(kāi)發(fā)仍在繼續(xù)。探索了曲面圖像傳感器封裝和超薄芯片級(jí)封裝等先進(jìn)應(yīng)用。

圖3：頂部為陶瓷無(wú)引線(xiàn)芯片載體陶瓷圖像傳感器封裝，底部為成像球柵陣列圖像傳感器封裝的原理圖

相機(jī)模塊在頂部承載鏡頭模塊，在底部承載圖像傳感器封裝。System Plus Consulting分析的智能手機(jī)攝像頭模塊如圖4所示。

圖4：鏡頭模塊下方底部帶有圖像傳感器封裝的兩個(gè)相機(jī)模塊的示意圖

頂部相機(jī)模塊顯示具有陶瓷基板的 CIS 封裝，而底部模塊則顯示具有柔性剛性（flex-rigid）基板的 CIS 封裝。精確安裝圖像傳感器封裝和相機(jī)鏡頭模塊對(duì)于確保光投射對(duì)準(zhǔn)至關(guān)重要。鏡頭模塊的高度和圖像傳感器封裝的尺寸是相互關(guān)聯(lián)的并且被限制在相機(jī)模塊內(nèi)。隨著智能手機(jī)的厚度越來(lái)越薄，相機(jī)模組的總高度受到限制。因此，相機(jī)模塊的寬度和圖像傳感器的尺寸都被限制在狹小的物理空間中。

用于移動(dòng)應(yīng)用的圖像傳感器

外形尺寸一直是將數(shù)碼相機(jī)集成到智能手機(jī)和平板電腦中的關(guān)鍵因素。圖像傳感器的研究和開(kāi)發(fā)旨在將相機(jī)模塊安裝在這些移動(dòng)設(shè)備的狹小空間中，以實(shí)現(xiàn)多種應(yīng)用。同時(shí)，分辨率的提高需要高像素密度、小像素尺寸以及高量子效率和高填充因子的光電二極管設(shè)計(jì)。本節(jié)中，我們總結(jié)了圖像傳感器的一些案例研究，并考慮了應(yīng)用、所需的像素電子器件以及與 3D 集成相關(guān)的芯片堆疊和互連技術(shù)。當(dāng)前工作的目的并不是關(guān)注圖像傳感器的性能。

一、堆疊式 RGB 背面照明 CMOS 圖像傳感器。

索尼公司于2012年8月20日發(fā)布了世界上第一個(gè)商業(yè)化的堆疊式圖像傳感器。圖像傳感器的性能在很多方面都得到了改進(jìn)，例如更小的像素、更高的像素密度以及通過(guò)信號(hào)處理和圖像重建來(lái)提高圖像質(zhì)量。Remosaic 算法通過(guò)分配具有長(zhǎng)和短曝光時(shí)間的像素來(lái)提高質(zhì)量，以幫助增加明亮和黑暗環(huán)境下成像的動(dòng)態(tài)范圍。復(fù)雜的操作電路導(dǎo)致芯片尺寸增加，這促使需要對(duì)芯片堆疊進(jìn)行 3D 集成以保持較小的外形尺寸。像素陣列和邏輯處理電路被分成兩個(gè)單獨(dú)的芯片，如圖5所示。堆疊式圖像傳感器不是基板上的單芯片圖像傳感器，而是將像素陣列芯片堆疊在邏輯電路芯片的頂部。

圖5：SONY 的第一個(gè)堆疊式圖像傳感器的頂部和底部分區(qū)電路塊的顯微照片

操作電路與像素陣列的電連接由用于芯片到芯片互連的外圍后通孔TSV陣列形成，如圖1和2所示。這些 TSV 在行驅(qū)動(dòng)器到解碼器（driver-to-decoder）和列比較器（comparator）處連接到外圍區(qū)域的計(jì)數(shù)器。TSV互連的數(shù)量與像素陣列的行和列訪(fǎng)問(wèn)的數(shù)量密切匹配，如圖1所示。在這個(gè) 8 MP 圖像傳感器示例中，設(shè)計(jì)了數(shù)千個(gè) TSV。芯片在電介質(zhì)對(duì)電介質(zhì)表面面對(duì)面粘合在一起，然后從 BSI 像素陣列芯片的背面形成最后通孔 TSV，落在兩個(gè)芯片的金屬焊盤(pán)上。重新分布層橋接最后通孔 TSV 以形成芯片到芯片互連。芯片堆疊和外圍后通孔 TSV 的截面示意圖如圖6所示。像素尺寸為1.12μm×1.12μm。TSV 的直徑?約為2.5μm，間距為6.3μm。像素芯片減薄至約8至9μm，硅基板厚度約?3至5μm。像素陣列芯片和處理芯片分別采用90納米和65納米技術(shù)加工。這使得尺寸僅為傳統(tǒng)單芯片圖像傳感器的 70%，該設(shè)計(jì)的熱管理經(jīng)過(guò)測(cè)試并發(fā)現(xiàn)是足夠的。

圖6：堆疊式 BSI 像素芯片與電路芯片通過(guò)外圍通孔后 TSV 在電介質(zhì)表面粘合的示意圖

索尼通過(guò)從后通孔 TSV 轉(zhuǎn)向外圍芯片間互連的混合鍵合，進(jìn)一步減小了芯片尺寸并簡(jiǎn)化了工藝。2016年的一份研究報(bào)告指出，研究人員正在研究在像素陣列下方以4μm間距放置混合鍵合?，以進(jìn)一步減小芯片尺寸。這一變化還消除了KOZ (Keep Out Zone) 和 TSV 蝕刻的附加處理設(shè)備而導(dǎo)致的器件設(shè)計(jì)規(guī)范。該圖像傳感器于 2016 年在 iPhone 6S 中推出。它是1.4μm像素尺寸、12MP BSI-CIS 圖像傳感器?；旌湘I和間距分別為6μm和 14?μm。估計(jì)的混合鍵密度約為5000 bonds/mm2。

二、雙光電二極管堆疊 RGB 背面照明 CMOS 圖像傳感器。

芯片堆疊可以提高性能并在兩個(gè)單獨(dú)的芯片中使用不同的處理技術(shù)。可以在不犧牲芯片尺寸的情況下將單獨(dú)的優(yōu)化和附加功能特征添加到操作電路芯片中。

三星采用芯片堆疊技術(shù)用于超過(guò) 16 MP 的 BSI-CIS 。其 108 MP BSI-CIS 已于 2019 年在智能手機(jī)中實(shí)現(xiàn)，當(dāng)中像素陣列芯片使用65 nm 工藝，邏輯芯片使用28 nm 的技術(shù)。三星最近已轉(zhuǎn)向采用 65 nm 技術(shù)的0.7μm像素，邏輯和信號(hào)處理器都采用 14 nm FinFET 工藝。采用 14 nm 工藝的 144 MP BSI-CIS 邏輯芯片比采用 28 nm 工藝的邏輯芯片功耗降低了 42%。在 65 nm–14 nm 處理技術(shù)中探索了 12 MP 雙光電二極管 (2PD) BSI-CIS，與 65 nm–28 nm 技術(shù)處理的功耗相比，功耗降低了 29%。雙光電二極管像素的每個(gè)光電二極管尺寸為0.7μm×1.4μm，導(dǎo)致像素尺寸為1.4μm×1.4μm，如圖7所示。左右光電二極管信號(hào)之間的差異用于相移檢測(cè)自動(dòng)對(duì)焦數(shù)據(jù)，它們的總和用于輸出圖像數(shù)據(jù)。

通過(guò)使用 14 nm 技術(shù)，邏輯和圖像處理的復(fù)雜性增加，從而允許相同的芯片尺寸具有更多功能。它還實(shí)現(xiàn)了 120 fps 的幀速率。這兩種應(yīng)用都使用堆疊芯片架構(gòu)，直接鍵合，然后是外圍通孔最后的 TSV 芯片間互連。底層邏輯芯片的縮放可以吸收更復(fù)雜的ML/AI算法和無(wú)線(xiàn)通信功能。

圖7：采用 65 nm/14 nm 技術(shù)處理的雙光電二極管堆疊芯片 BSI-CIS

三、RGB：近紅外背照式 CMOS 圖像傳感器。

移動(dòng)設(shè)備的近紅外 (NIR) 成像通常在 850 nm 至 940 nm 的波長(zhǎng)范圍內(nèi)進(jìn)行。區(qū)分可見(jiàn)光環(huán)境中的信號(hào)使 NIR 圖像適合虹膜認(rèn)證和面部識(shí)別?；诮t外夜視的圖像傳感器對(duì)于監(jiān)控應(yīng)用也很有吸引力。硅在近紅外波長(zhǎng)下的量子效率 (QE) 較低。傳統(tǒng)圖像傳感器在520 nm可見(jiàn)光、850 nm和940 nm紅外光下的QE分別為70%、15%和10%。硅所需的 50% 吸收厚度?在 850 nm和940 nm波長(zhǎng)下分別為10μm和40μm。一些設(shè)計(jì)增加 BSI-CIS 的硅厚度以增加 NIR 吸收，并添加 DTI 以改善 NIR 范圍內(nèi)的 QE，如 OmniVision Technologies 的 Gen-2 圖像傳感器技術(shù)中所述。NIR QE 改進(jìn)方法基于先進(jìn)技術(shù)，無(wú)需對(duì)像素電子器件進(jìn)行重大改變。然而，在 NIR 范圍內(nèi)實(shí)現(xiàn)更好的 QE 所需的更厚的硅給后通孔 TSV 工藝帶來(lái)了挑戰(zhàn)。

眾所周知，更深的TSV蝕刻工藝會(huì)增加高深寬比蝕刻工藝的難度、增加工藝時(shí)間并降低產(chǎn)量。另外，第二代圖像傳感器技術(shù)評(píng)估了不同的互連方法。如圖8所示，外圍后通孔TSV的間距可以如圖8(a)所示收緊。在沒(méi)有用于TSV的KOZ的情況下，可以通過(guò)使用外圍混合接合來(lái)減小芯片尺寸，如圖8(b)所示。如圖8(c)所示，可以通過(guò)將混合鍵放置在像素陣列下方來(lái)實(shí)現(xiàn)進(jìn)一步的減少。

通過(guò)將像素陣列下方的 Gen-1 后通孔 TSV 改為 Gen-2 混合鍵合，16 MP 圖像傳感器的面積減少了 10%。這些混合鍵有時(shí)被稱(chēng)為列混合鍵合，因?yàn)樗鼈兙哂袑⑾袼仃嚵信c列和行存取處的操作電路連接的功能。它不受位置限制，因此可以將它們放置在像素陣列下方。由于能夠分別優(yōu)化像素陣列芯片和邏輯芯片的工藝流程，進(jìn)一步凸顯了性能的改進(jìn)，例如全井電容（full well capacitance）增加了20%，靈敏度提高了12.5%，噪聲更低。例如，它減少了組合工藝與額外熱步驟的干擾，使用鎢填充像素之間的深溝槽，并允許柵極氧化物優(yōu)化。更高的靈敏度間接降低了系統(tǒng)功耗。2020 年最新發(fā)布的報(bào)告表明，新的表面處理方法與更厚的硅和深溝槽隔離相結(jié)合，使 850 nm 和 940 nm 的 QE 分別達(dá)到 70% 和 50%（使用 2.9微米像素的數(shù)據(jù)測(cè)量），使用Nyxel 2 技術(shù)。

圖8：芯片間鍵合和互連方法，其中 ( a ) 直接電介質(zhì)鍵合，然后采用用于芯片間互連的后通孔 TSV，( b ) 外圍區(qū)域的混合鍵合，以及 ( c ) 像素陣列下的混合鍵合

索尼提出了一種不同的方法，通過(guò)處理衍射結(jié)構(gòu)（PSD：Pyramidal Surface for Diffraction structures）的波長(zhǎng)尺度金字塔表面來(lái)增加像素內(nèi)深溝槽隔離限制的近紅外光傳播長(zhǎng)度，而不增加硅厚度。

為了在同一圖像傳感器中結(jié)合 RGB 和 NIR 功能，紅外截止濾光片通常嵌入相機(jī)模塊中。在明亮的日光下，紅外截止濾光片可阻擋近紅外和紅外，以減少對(duì)底層電子設(shè)備的光學(xué)干擾。在夜光環(huán)境下，紅外截止濾光片會(huì)縮回，以允許近紅外光通過(guò)。

四、三芯片堆疊卷簾快門(mén)（rolling shutter）

圖像失真是卷簾快門(mén) (RS：rolling shutter) 運(yùn)動(dòng)圖像應(yīng)用的常見(jiàn)問(wèn)題，是由串行讀取方法在第一個(gè)像素和最后一個(gè)像素讀取之間的時(shí)間滯后引起的。為了提高 RS 的性能，我們探索了在像素器件中添加電容器的選擇，以犧牲像素尺寸的增加為代價(jià)。在不增加像素尺寸或芯片尺寸的情況下，將單獨(dú)的DRAM芯片插入到像素陣列芯片和操作電路芯片堆疊中。

索尼在2015年發(fā)布了像素/DRAM/邏輯三芯片堆疊RS。DRAM芯片堆疊在像素陣列芯片和邏輯芯片之間，用于臨時(shí)存儲(chǔ)信號(hào)。像素陣列、DRAM和邏輯芯片分別采用90 nm、30 nm和40 nm工藝技術(shù)加工。DRAM的硅被拋光至3-5μm?厚，使芯片堆疊的總厚度保持在?130μm。像素陣列和 DRAM 芯片都向下面向邏輯芯片。后通孔 TSV 和重新分布層由面對(duì)面直接鍵合 DRAM 和邏輯芯片堆棧的背面形成，用于外圍芯片到芯片互連。然后，BSI 像素陣列芯片被面對(duì)面粘合在 DRAM 邏輯芯片堆棧的頂部。后通孔 TSV 從 BSI 像素陣列芯片的背面形成，作為外圍區(qū)域的芯片間互連。接合焊盤(pán)處的?后通孔 TSV 直徑為2μm至1.5μm，間距為6.3μm。當(dāng)臨時(shí)存儲(chǔ)器可用時(shí)，具有最小化圖像失真的并行讀出方法成為可能。此 7.73 mm（對(duì)角線(xiàn)）三芯片堆疊 BSI-CIS 演示了1.22μm×1.22μm像素下 30 fps 的幀速率?和總計(jì) 19.3 MP。層疊芯片的剖面如圖9所示。

圖9：索尼公司的像素陣列、DRAM 和邏輯三芯片堆疊圖像傳感器，使用電介質(zhì)對(duì)電介質(zhì)鍵合，然后在外圍區(qū)域采用最后通孔 TSV 互連

三星于 2017 年設(shè)計(jì)了三芯片堆疊 RS ，隨后于 2018 年發(fā)布了產(chǎn)品。為了提高速度，在像素陣列和模擬邏輯芯片堆棧下方添加了兩個(gè)千兆位 (Gb) LPDDR4 DRAM 芯片。1.4μm像素12MP圖像傳感器可以在1/120秒內(nèi)以960fps的速度捕獲圖片并傳輸全幀數(shù)據(jù)。DRAM 芯片與圖像傳感器芯片堆棧的連接是通過(guò)使用微凸塊熱壓縮工藝將邏輯芯片與 DRAM 芯片鍵合中的 TSV 進(jìn)行典型 3D 集成來(lái)實(shí)現(xiàn)的。虛擬芯片放置在 DRAM 芯片旁邊，以補(bǔ)償芯片尺寸差異。

圖10：采用像素級(jí)集成的索尼堆疊芯片 GS，其中包含 ( a ) 像素陣列芯片、( b ) 處理器芯片和 ( c ) 使用混合鍵合互連的堆疊芯片的橫截面

五、全局快門(mén)

盡管RS圖像傳感器通過(guò)添加DRAM芯片來(lái)存儲(chǔ)像素信號(hào)并縮短信號(hào)讀出延遲已經(jīng)得到了很大的改進(jìn)，但進(jìn)一步推進(jìn)仍在繼續(xù)。全局快門(mén) (GS：Global Shutter) 技術(shù)已被探索用于最大限度地減少圖像失真并進(jìn)一步提高電影的幀速率。全局快門(mén)的最新趨勢(shì)是將電容器放入像素中以存儲(chǔ)圖像信號(hào)并消除串行讀取方法引起的延遲。

有兩種主要的全局快門(mén)設(shè)計(jì)將電容器添加到像素設(shè)備中。電荷域全局快門(mén)將光電二極管產(chǎn)生的信號(hào)存儲(chǔ)在電容器中以供以后轉(zhuǎn)換。電壓域全局快門(mén)將來(lái)自光電二極管的信號(hào)轉(zhuǎn)換為電壓域，然后將其存儲(chǔ)到電容器。存在一些與添加電容器相關(guān)的問(wèn)題。當(dāng)信號(hào)存儲(chǔ)在電荷域電容器中時(shí)，需要遮光層來(lái)降低電容器的光敏感性。電壓域中的電容器更穩(wěn)定，但將信號(hào)轉(zhuǎn)換到電壓域所需的額外電路進(jìn)一步降低了填充因子 (FF：fill factor)。光電二極管面積與像素總面積之比較低或 FF 較低，導(dǎo)致像素陣列效率低下。最好將存儲(chǔ)器存儲(chǔ)電容器和附加像素電子器件移至堆疊在 BSI 或 FSI 光電二極管陣列芯片下方的單獨(dú)芯片，以獲得更好的 GS 性能。像素級(jí)集成是像素并行圖像處理所必需的，其中兩個(gè)堆疊芯片中的分區(qū)像素電子器件通過(guò)芯片間像素級(jí)互連連接在一起。

索尼公司于 2019 年使用混合鍵合芯片間互連對(duì)使用像素級(jí)集成的全局快門(mén)圖像傳感器進(jìn)行了評(píng)估。每個(gè)像素中都添加了由十多個(gè)晶體管組成的模數(shù)轉(zhuǎn)換（ADC）單元。額外的像素電子器件在兩個(gè)芯片中進(jìn)行分區(qū)和處理，每個(gè)芯片通過(guò)兩個(gè)混合銅-銅鍵連接，一個(gè)用于功率和電壓控制，另一個(gè)用于光電二極管信號(hào)。如圖10(a)所示，該6.9μm?像素1.46MP GS圖像傳感器具有300萬(wàn)個(gè)Cu-Cu混合鍵（hybrid bonds）。圖像傳感器的尺寸為12.73毫米×16.08毫米。相當(dāng)于單芯片方式芯片尺寸的70%。分區(qū)像素電子器件極大地改善了 FF。

底層芯片具有146萬(wàn)個(gè)ADC轉(zhuǎn)換單元以及其他存儲(chǔ)器和處理器功能，如圖10(b)所示。Cu-Cu雜化鍵的截面如圖10(c)所示。為每個(gè)圖像傳感器使用數(shù)百萬(wàn)個(gè)銅-銅混合鍵合來(lái)制造用于像素級(jí)集成的晶圓級(jí)混合鍵合是一個(gè)具有挑戰(zhàn)性的步驟。

六、高動(dòng)態(tài)范圍

動(dòng)態(tài)范圍是傳感器可檢測(cè)到的最大信號(hào)與最小信號(hào)的比率。人類(lèi)視覺(jué)的動(dòng)態(tài)范圍約為90 dB。針對(duì)工作范圍進(jìn)行優(yōu)化的圖像傳感器可能會(huì)過(guò)飽和，超出可檢測(cè)范圍。高動(dòng)態(tài)范圍（HDR）更適合在更廣泛的外部環(huán)境中檢測(cè)圖像。前文就描述了一種對(duì) RGB CIS 光電二極管和圖像重排馬賽克使用曝光時(shí)間微分的方法——通常需要更復(fù)雜的像素電子器件來(lái)進(jìn)一步擴(kuò)大動(dòng)態(tài)范圍。

OmniVision 通過(guò)使用雙轉(zhuǎn)換增益 (DCG：dual conversion gain) 方法以及每個(gè)像素中的高增益和低增益像素電子器件來(lái)擴(kuò)大動(dòng)態(tài)范圍，如圖11所示。低照明下需要高轉(zhuǎn)換增益以實(shí)現(xiàn)低讀取噪聲，而強(qiáng)照明下則需要低轉(zhuǎn)換增益。需要一個(gè)大電容器來(lái)調(diào)制浮動(dòng)擴(kuò)散電容以及高增益和低增益電路之間的晶體管開(kāi)關(guān)。這些額外的像素電子器件會(huì)增加像素尺寸并降低性能。

像素級(jí)集成的選擇是優(yōu)選的，基于 1.5 μm像素 8 MP 堆疊芯片圖像傳感器評(píng)估幾個(gè)像素電子分區(qū)?。采用堆疊像素級(jí)連接（SPLC：Stacked Pixel Level Connections）技術(shù)，在像素陣列芯片屏蔽環(huán)境光的邏輯層中添加一個(gè)大電容器。該設(shè)計(jì)可產(chǎn)生 83.8 dB 的 HDR，高低轉(zhuǎn)換增益比為 10。這是 2018 年評(píng)估的最小間距的像素級(jí)互連。在此設(shè)計(jì)中，每個(gè)像素的芯片到芯片像素級(jí)連接通過(guò)每個(gè)像素最少1個(gè)混合鍵、最大1.5μm?節(jié)距以及因此最小密度440,000 bonds/mm2來(lái)估計(jì)。OmniVision DCG HDR 圖像傳感器在 2020 年發(fā)布的最新產(chǎn)品是 48 MP 1.2? μm像素，具有出色的信噪比、像素合并（4 比 1 合并為 12 MP 2.4? μm像素）和堆疊芯片架構(gòu)。

圖11：像素電子分區(qū)示意圖和 OmniVision 堆疊芯片像素級(jí)連接的橫截面圖

七、飛行時(shí)間和光檢測(cè)與測(cè)距

HDR 也已通過(guò)使用單光子雪崩光電二極管 (SPAD：Single Photon Avalanche Photodiodes ) 進(jìn)行了探索。為了在極低光照條件下實(shí)現(xiàn)可接受的圖像檢測(cè)，光電二極管通常設(shè)計(jì)為在雪崩模式（avalanche mode or Geiger mode）的反向偏壓下工作，以檢測(cè)幾乎捕獲的光子。在雪崩模式下，生成的每個(gè)信號(hào)電荷都可能導(dǎo)致電流尖峰。位計(jì)數(shù)器電路代替電荷或電壓信號(hào)來(lái)收集信號(hào)。像素電子器件可以是簡(jiǎn)單的 SPAD、帶有位計(jì)數(shù)器的 SPAD 以及帶有位計(jì)數(shù)器和時(shí)間數(shù)字轉(zhuǎn)換器 (TDC) 的 SPAD，如圖12所示。Quenching circuit通常設(shè)計(jì)有SPAD，以便正確重置SPAD。當(dāng)TDC設(shè)計(jì)在操作電路中時(shí)，可以確定物體的距離。它被認(rèn)為是飛行時(shí)間 (ToF) 檢測(cè)。支持需要 SPAD 的應(yīng)用的整體電路通常相當(dāng)大，復(fù)雜的電路鼓勵(lì)使用像素電子分區(qū)方法和像素級(jí)集成。

圖12：ToF SPAD 圖像傳感器的像素電子器件原理圖

2019 年，全球首款采用混合鍵合進(jìn)行像素級(jí)集成的商用 NIR SPAD ToF 傳感器在 iPad 11 Pro 中實(shí)現(xiàn)。移動(dòng)設(shè)備中的深度感測(cè)通常使用間接 ToF 來(lái)確定距離，以雙像素傳感器的圖像處理為例。直接 ToF 需要更復(fù)雜的成像方法和光源。iPAD Pro 11和iPhone 12 Pro都添加了LiDAR功能，用于增強(qiáng)現(xiàn)實(shí)和其他識(shí)別功能的應(yīng)用。根據(jù) System Plus Consulting 的分析，這種短距離 ToF 功能是由索尼 ToF 圖像傳感器實(shí)現(xiàn)的，作為蘋(píng)果產(chǎn)品中的第一個(gè) NIR SPAD ToF，如圖13所示。

圖13：在芯片間接口處使用混合鍵合的 NIR SPAD ToF 圖像傳感器的橫截面

LiDAR 使用垂直腔表面發(fā)射激光 (VCSEL：Vertical Cavity Surface Emission Laser ) 源投射 9 × 64 點(diǎn)陣結(jié)構(gòu)光。圖像傳感器檢測(cè)反射光以確定具有距離的圖像。該 NIR 傳感器采用 10? μm像素 30 kP SPAD 設(shè)計(jì)。成像芯片與使用混合接合技術(shù)的操作電路芯片層疊，以形成像素級(jí)Cu-Cu芯片到芯片互連，如圖13所示。

超越移動(dòng)應(yīng)用

圖像傳感器的不同應(yīng)用存在許多具有挑戰(zhàn)性的領(lǐng)域。監(jiān)控?cái)z像頭的廣泛使用依賴(lài)于日光下的功能性 RGB 成像和黑暗下的 NIR 成像。需要擴(kuò)大檢測(cè)波長(zhǎng)范圍和高 QE。自動(dòng)駕駛汽車(chē)的高級(jí)駕駛輔助系統(tǒng)是另一個(gè)快速增長(zhǎng)的應(yīng)用領(lǐng)域。激光雷達(dá)是自動(dòng)駕駛汽車(chē)成功的關(guān)鍵要素。短距離激光雷達(dá)已可在幾英尺內(nèi)運(yùn)行的智能手機(jī)中使用。具有數(shù)百米距離靈敏度的遠(yuǎn)程激光雷達(dá)是一個(gè)活躍的領(lǐng)域，有許多方法正在開(kāi)發(fā)中。光源掃描儀可能從大型機(jī)械系統(tǒng)轉(zhuǎn)移到微型片上激光系統(tǒng)。為了人眼安全，波長(zhǎng)選擇正向 1550 nm 發(fā)展。能夠感應(yīng)極弱光的寬動(dòng)態(tài)范圍圖像傳感器非常重要。

一、長(zhǎng)距離光探測(cè)和測(cè)距

已知 ToF SPAD 型光電二極管的填充因子（FF：fill factor）較低。在時(shí)間選通（time-gated） ToF SPAD 成像儀中像素電子器件的擬議改進(jìn)中，使用 5-7 個(gè)晶體管證明了 10-25% 的光子檢測(cè)概率 。在單芯片配置中，填充因子可以低至 7%–13%。

第一個(gè) 3D 堆疊式 SPAD 圖像傳感器具有單光子計(jì)數(shù) (SPC：single-photon counting) 和時(shí)間分辨成像 (TRI：time-resolved imaging) 功能。像素尺寸縮小至7.83μm? ，填充因子為45%。這是通過(guò)將復(fù)雜的像素電子器件移至底層芯片并留下由 65 nm 技術(shù)處理的像素陣列的頂層芯片來(lái)實(shí)現(xiàn)的，如圖14(a)所示。兩個(gè)芯片使用混合鍵合技術(shù)堆疊在一起。在此配置中，有趣的是發(fā)現(xiàn)一個(gè)電連接穿過(guò)TSV并從像素陣列芯片的背面引出，如圖14(a)的右角所示。包含大部分像素電子器件的底部芯片采用40 nm技術(shù)加工，電路原理圖如圖14(b)所示。

圖14：3D 堆疊式 SPAD 圖像傳感器示意圖：( a ) 通過(guò)混合鍵合堆疊在 CMOS 電路芯片上的像素陣列芯片的橫截面視圖和 ( b ) 像素電子器件圖

另一種用于激光雷達(dá)應(yīng)用的兩層紅外 SPAD 的開(kāi)發(fā)顯示了復(fù)雜的像素器件和操作電路，如圖15所示。如圖15的右側(cè)所示，在圖像傳感器的頂層中形成塊中的16個(gè)9.2μm? × 9.2μm?像素SPAD陣列。相應(yīng)的38.4μm×38.4μm塊中的支持電路?，包括?像素接口、計(jì)數(shù)器陣列以及其他轉(zhuǎn)換和信號(hào)處理電路，形成在圖像傳感器的底層中，如圖15的左側(cè)所示。

圖15：用于 LiDAR 應(yīng)用的兩層 IR SPAD 傳感器的芯片平面圖和像素陣列

堆疊的兩個(gè)芯片的每個(gè)頂層 SPAD 單元與底層計(jì)數(shù)器和處理器單元物理對(duì)齊。兩個(gè)單元通過(guò)像素級(jí)集成在電氣上協(xié)同工作。16 個(gè)像素的子像素陣列的配置通常稱(chēng)為宏像素（macropixel），它可以實(shí)現(xiàn)局部性能、像素設(shè)計(jì)、并行處理優(yōu)化。整個(gè)像素陣列由256×256像素或64×64宏像素組成。每個(gè)像素的填充因子為50%。芯片通過(guò)混合鍵合進(jìn)行堆疊，以實(shí)現(xiàn)芯片間像素級(jí)互連。宏像素架構(gòu)可實(shí)現(xiàn)每個(gè)宏像素內(nèi)的像素電子器件、填充因子、像素尺寸和性能改進(jìn)。

另一個(gè)示例是將像素分組在一起以共享 TDC，并通過(guò)決策樹(shù)算法確定訪(fǎng)問(wèn)優(yōu)先級(jí)。它們的芯片堆疊和芯片間像素級(jí)互連由臺(tái)積電制造。通過(guò) 45 nm/65 nm 技術(shù)實(shí)現(xiàn)了19.8? μm像素，檢測(cè)距離為 150 m 至 430 m。

二、紅外傳感

結(jié)合 RGB-NIR 傳感的方法在許多潛在應(yīng)用中都很引人注目，尤其是在監(jiān)控系統(tǒng)中。一些通用策略包括濾波器設(shè)計(jì)、像素顏色分配和圖像重建的馬賽克技術(shù)（mosaic techniques）。一種方法涉及在每個(gè)像素組中使用具有 RGBN（紅、綠、藍(lán)和 NIR）的改進(jìn)拜耳陣列。RGB 和 NIR 圖像都可以使用陷波濾波器（notch-cut filter）、高級(jí)圖像處理和馬賽克技術(shù)在同一圖像傳感器中形成。其他正在研究的方法包括電控堆疊（electrically controllable stacked ） RGB 和 NIR 有機(jī)光電轉(zhuǎn)換薄膜以及每個(gè)像素中的雙像素電子單元，以處理各種組合的 RGB 和 NIR 圖像 。與兩個(gè)獨(dú)立的 RGB 和 IR 圖像傳感器相比，在一個(gè)圖像傳感器中成功集成 RGB 和 NIR 傳感可以顯著節(jié)省成本和空間。

當(dāng)檢測(cè)波長(zhǎng)接近紅外時(shí)，通常會(huì)考慮除硅之外具有更高QE的材料。像素級(jí)集成已擴(kuò)展到不同的半導(dǎo)體材料。通過(guò)使用 InP/InGaAs/InP 材料作為焦平面陣列 (FPA：focal plane array) 形成感光層，可以實(shí)現(xiàn)高達(dá) 1600 nm 的短紅外波長(zhǎng) (SWIR) 的圖像傳感。然而，這些半導(dǎo)體材料受到晶圓尺寸和離子注入能力的限制。像素級(jí)集成是通過(guò)在硅晶圓上形成讀出電路并通過(guò) Cu-Cu 混合鍵合堆疊 InP/InGaAs/InP 感光層來(lái)實(shí)現(xiàn)的。如圖16 所示，芯片間像素級(jí)互連通過(guò) Cu-Cu 混合鍵合取代倒裝芯片鍵合，使像素尺寸減小至 5? μm。索尼于 2020 年 5 月發(fā)布了該產(chǎn)品。

圖16：使用 InP/InGaAs/InP 光電二極管通過(guò)像素級(jí)集成與硅芯片中的讀出電路鍵合的短波長(zhǎng)紅外傳感器：( a ) 倒裝芯片凸塊和 ( b ) Cu-Cu 混合鍵合

紅外成像也被探索用于醫(yī)學(xué)應(yīng)用，例如光學(xué)斷層掃描。時(shí)間數(shù)字轉(zhuǎn)換采用 SPAD 像素陣列設(shè)計(jì)，用于檢測(cè)腦組織反射的紅外光下的距離和強(qiáng)度圖。反射光更適合與來(lái)自環(huán)境的散射光區(qū)分開(kāi)。采用3D堆疊方法通過(guò)處理第2層芯片中的TDC和其他處理電路來(lái)增加第1層芯片中的SPAD陣列的填充因子。芯片堆疊采用Tezzaron的FaStack混合鍵合技術(shù)。許多生物醫(yī)學(xué)應(yīng)用仍在研究和開(kāi)發(fā)中。

三、復(fù)雜圖像傳感器。

高光譜成像 (HSI：Hyperspectral imaging)、多光譜成像 (MSI:multispectral imaging) 和神經(jīng)形態(tài)成像技術(shù)并不新鮮。HSI和MSI在農(nóng)業(yè)、軍事和醫(yī)療領(lǐng)域有許多應(yīng)用。HSI 對(duì)森林或食用植物的檢查可以區(qū)分好樹(shù)或病樹(shù)，或好果子或腐爛的水果。這些領(lǐng)域正在進(jìn)行大量開(kāi)發(fā)，以擴(kuò)大高光譜、多光譜、神經(jīng)形態(tài)和生物醫(yī)學(xué)圖像傳感器的應(yīng)用。

廣泛的光譜光檢測(cè)對(duì)于高光譜成像至關(guān)重要。關(guān)鍵因素是波長(zhǎng)檢測(cè)范圍。常見(jiàn)的波長(zhǎng)范圍包括紫外線(xiàn)到可見(jiàn)光，或可見(jiàn)光到短波紅外/中波紅外/長(zhǎng)波紅外，具體取決于環(huán)境和感興趣的主題。硅以外的材料被認(rèn)為可以通過(guò)足夠的 QE 來(lái)擴(kuò)展波長(zhǎng)檢測(cè)范圍。InGaAs、InAs 和 GaAs 等材料被認(rèn)為適用于波長(zhǎng)延伸至 2600 nm 的材料，而 HgCdTe 材料則適用于 NIR 至 MWIR 之間的波長(zhǎng)。GeSn 也被考慮用于近紅外圖像傳感。使用 InGaAs 作為 FPA 的 SWIR 圖像傳感器。以上一個(gè)章節(jié)為例，它們展示了像素級(jí)集成對(duì)于硅基操作電路芯片的重要性。為了降低昂貴的化合物半導(dǎo)體的成本或在極低的溫度下運(yùn)行以減少暗電流，PbS 和 HgCdTe 量子點(diǎn)以及在典型硅材料上制造納米圖案正在考慮中。

神經(jīng)形態(tài)成像是近年來(lái)另一個(gè)活躍的發(fā)展領(lǐng)域。使用可重構(gòu)像素分組的面向?qū)ο蟛蓸诱谔剿髦?。基于?duì)象的成像可以消除非關(guān)鍵區(qū)域中的大量冗余計(jì)算。為神經(jīng)形態(tài)成像開(kāi)發(fā)的方法可以擴(kuò)展到用于自主應(yīng)用的激光雷達(dá)圖像傳感。本章第一節(jié)的例子在傳感器設(shè)計(jì)中將像素分組為宏像素，而神經(jīng)形態(tài)圖像傳感器通過(guò)基于知識(shí)推理處理的可重構(gòu)像素分組來(lái)進(jìn)行三級(jí)計(jì)算。神經(jīng)形態(tài)芯片設(shè)計(jì)的一個(gè)例子表明，使用 90 nm技術(shù)的ADC 電路模塊占用的芯片面積為 0.021 mm2，而使用 32 nm 技術(shù)的先進(jìn)自旋電子方法可以將 ADC 減小到 10? μm2 。具有片外和片上選項(xiàng)的圖像傳感器都在考慮之中。結(jié)合硬件設(shè)計(jì)選項(xiàng)和各種操作算法，性能、功能、尺寸和功耗的優(yōu)化最終可以確定芯片堆疊架構(gòu)。這個(gè)活躍的領(lǐng)域引起了各大玩家的關(guān)注。當(dāng)索尼和三星都宣布涉足這一領(lǐng)域時(shí)，一些簡(jiǎn)單的產(chǎn)品可能很快就會(huì)適用于移動(dòng)設(shè)備。

互連

芯片間互連使技術(shù)能夠在芯片堆棧內(nèi)創(chuàng)建適當(dāng)?shù)碾姎饣ミB。雖然微凸塊和倒裝芯片技術(shù)已在業(yè)界廣泛使用，但過(guò)去幾年，圖像傳感行業(yè)已成功開(kāi)創(chuàng)了后通孔 TSV 和混合鍵合芯片間互連方法。下面簡(jiǎn)單介紹這兩種方法的工藝流程。

一、后通孔硅通孔芯片間互連。

TSV技術(shù)是3D IC集成的關(guān)鍵技術(shù)。微機(jī)電系統(tǒng) (MEMS) 應(yīng)用已采用各種形式的后通孔 TSV 。TSV 通常被稱(chēng)為垂直穿過(guò)晶圓的通孔結(jié)構(gòu)，以在正面布線(xiàn)和背面布線(xiàn)之間形成電連接。用于圖像傳感器芯片堆疊的后通孔 TSV 擴(kuò)展了其功能，以創(chuàng)建芯片到芯片的電氣互連。

下面在圖17中簡(jiǎn)要討論了后通孔 TSV 的工藝流程，以區(qū)分 3D IC 單芯片中典型的中間通孔 TSV 與多芯片的后通孔 TSV。盡管芯片鍵合是由介電層到介電層形成的，但它適用于面對(duì)面和面對(duì)面的芯片堆疊。通過(guò)氧化物或氮化物進(jìn)行適當(dāng)?shù)拟g化被認(rèn)為是足夠的接合表面。圖17所示的示例中考慮了具有氧化物鈍化的面對(duì)面芯片堆疊。

圖17：用于芯片到芯片互連的后通孔 TSV 工藝流程

像素陣列芯片和操作電路芯片被氧化層鈍化。兩個(gè)芯片面對(duì)面接合以形成電介質(zhì)-電介質(zhì)接合界面，如圖17所示。執(zhí)行典型的硅蝕刻以在硅襯底中形成通孔。然后在TSV表面形成氧化物層作為絕緣層。然后對(duì)鍵合芯片進(jìn)行圖案化，然后對(duì)兩個(gè)芯片中的金屬焊盤(pán)進(jìn)行氧化物蝕刻。典型的阻擋層沉積和鍍銅將用金屬填充通孔，然后進(jìn)行化學(xué)機(jī)械拋光 (CMP) 以去除表面上多余的金屬。因此，通過(guò)后通孔 TSV 工藝直接在兩個(gè)金屬焊盤(pán)之間形成芯片到芯片互連，而無(wú)需經(jīng)過(guò)橋結(jié)構(gòu)。

某些設(shè)計(jì)中可以選擇使用后續(xù)的重新分布層或鈍化工藝來(lái)隔離表面。后通孔 TSV 的各種形式如圖 6、圖8和圖17所示，兩個(gè)芯片之間的電連接通過(guò) BSI-CIS 上的重新分布層中的橋接結(jié)構(gòu)進(jìn)行，如圖6所示，而兩個(gè)金屬焊盤(pán)之間的電連接則非常接近地連接在一起，如圖8和圖17。TSV 之間的空間也可以減小。與 3D IC 單芯片中典型的中間通孔相比，后通孔 TSV 無(wú)需經(jīng)過(guò)微凸塊工藝即可形成芯片間互連，并且是無(wú)凸塊的。對(duì)于 3-5? μm厚的薄硅基板，通孔間距可以減小到 4-6? μm范圍，但 KOZ 限制仍然適用于圖像傳感器應(yīng)用。這種后通孔 TSV 工藝自 2012 年起投入生產(chǎn)。

二、混合鍵合芯片間互連。

混合鍵合技術(shù)的發(fā)展已經(jīng)持續(xù)了十年。一些方法使用中間層將介電部件鍵合在一起。最近，混合鍵合專(zhuān)門(mén)用于芯片到芯片鍵合，采用直接電介質(zhì)到電介質(zhì)和金屬焊盤(pán)到金屬焊盤(pán)的鍵合，無(wú)需中間層。不同行業(yè)參與者的專(zhuān)業(yè)技術(shù)存在一些差異。專(zhuān)利技術(shù)直接鍵合互連的工藝流程如圖18所示，作為混合鍵合的示例。

圖18：直接鍵合互聯(lián)的工藝流程

待鍵合的金屬和電介質(zhì)表面應(yīng)通過(guò) CMP 工藝制備出具有優(yōu)異的表面平整度和 CMP 后清潔工藝的優(yōu)異的清潔度。選擇性?huà)伖馑俾释ǔ?huì)在電介質(zhì)表面留下銅凹陷（copper recess）。然后通過(guò)使用選擇性化學(xué)物質(zhì)或通過(guò)氬或氮等離子體進(jìn)行表面處理來(lái)激活要鍵合的兩個(gè)晶片。等離子處理可以在晶圓暴露在空氣中后進(jìn)行干洗，并且可以進(jìn)行優(yōu)化以去除銅焊盤(pán)上不需要的天然氧化物。晶圓間鍵合的對(duì)準(zhǔn)是由高精度晶圓鍵合機(jī)能力決定的關(guān)鍵因素。

眾所周知，準(zhǔn)確性和吞吐量之間存在權(quán)衡。電介質(zhì)對(duì)電介質(zhì)鍵合后，鍵合的兩個(gè)晶圓將在約 300–400 °C 的范圍內(nèi)經(jīng)歷后退火過(guò)程。由于銅的熱膨脹系數(shù)高于電介質(zhì)的熱膨脹系數(shù)，因此銅焊盤(pán)在高溫下會(huì)發(fā)生體積膨脹。體積膨脹可以彌合頂部和底部晶圓的金屬焊盤(pán)之間的間隙，而擴(kuò)散過(guò)程將封閉銅到銅的表面。由此形成直接接合互連。對(duì)于大批量制造應(yīng)用，可以通過(guò)多種方式改進(jìn)工藝。持續(xù)改進(jìn)報(bào)告了 3 μm窄間距?與 1.5 μm × 1.5? μm金屬焊盤(pán)的?混合鍵合。對(duì)準(zhǔn)誤差限制在 0.5? μm，以實(shí)現(xiàn)正確的電氣連接。在開(kāi)發(fā)工作中，3 μm間距的 Cu-Cu 連接數(shù)量已增加到 300 萬(wàn)個(gè)。截至 2020 年，?已有1.5 μm或 0.9? μm混合鍵距的報(bào)道。產(chǎn)生適當(dāng)?shù)碾姎夂蜋C(jī)械混合鍵合連接的重疊公差的真實(shí)規(guī)格尚未報(bào)告。

盡管晶圓到晶圓混合鍵合工藝已在大批量制造 (HVM) 中實(shí)施，但許多應(yīng)用更喜歡芯片到晶圓或芯片到芯片混合鍵合。HVM 正在改進(jìn) CMP 拋光、銅凹槽、晶圓切割、清潔、鍵合機(jī)對(duì)準(zhǔn)精度，以實(shí)現(xiàn)芯片到晶圓或芯片到芯片工藝的實(shí)施。

在早前的一份研究報(bào)告中，Cu recess 優(yōu)選在 1-3 nm 范圍內(nèi)，并且 Cu-Cu 退火溫度已降至 200℃。該研究報(bào)告中芯片與晶圓混合鍵合良率約為 92%。它還嘗試在沒(méi)有真空環(huán)境的情況下進(jìn)行鍵合。由于嚴(yán)格的工藝要求，預(yù)計(jì)會(huì)出現(xiàn)一些良率損失。

總結(jié)與分析

芯片堆疊已在圖像傳感器應(yīng)用中展現(xiàn)出其優(yōu)勢(shì)。適當(dāng)?shù)男酒g互連技術(shù)對(duì)于實(shí)現(xiàn)各種芯片堆疊架構(gòu)也很重要?；诘?2 節(jié)中描述的圖像傳感器的技術(shù)要求。如圖3所示，這些芯片到芯片互連技術(shù)各自具有不同的優(yōu)點(diǎn)。采用互連方法的芯片堆疊設(shè)計(jì)架構(gòu)的選擇可以由多種因素決定，例如像素電子器件、芯片的厚度、互連間距、芯片到芯片互連的位置以及像素電子器件分區(qū)方法。幾秒內(nèi)介紹的圖像傳感器案例摘要。前面談到的一些內(nèi)容列于表1中以供討論。

一、三維堆疊圖像傳感器的優(yōu)點(diǎn)。

通過(guò)用于高端應(yīng)用的芯片堆疊方法，圖像傳感器已經(jīng)實(shí)現(xiàn)了一些改進(jìn)，如表1所示。一個(gè)好處是外形尺寸，據(jù)報(bào)道，索尼于 2012 年推出的首款堆疊芯片 RGB 圖像傳感器的芯片尺寸減小了 30%，在不同技術(shù)節(jié)點(diǎn)處理單獨(dú)芯片的選擇提高了獨(dú)立優(yōu)化的靈活性。

如前所述，復(fù)雜的操作電路可以通過(guò) 14 nm 節(jié)點(diǎn)處理，而像素陣列可以在 65 nm 節(jié)點(diǎn)處理，如前面所說(shuō)的三星雙光電二極管圖像傳感器的。這將使得操作電路的復(fù)雜性增加，包括自動(dòng)對(duì)焦、人工智能和許多高級(jí)功能，而不會(huì)影響外形尺寸。

同時(shí)，可以通過(guò)深溝槽隔離單獨(dú)優(yōu)化像素陣列，以實(shí)現(xiàn)更小的像素尺寸和更少的光散射，從而獲得更好的圖像傳感性能。通過(guò)使用邏輯處理器的先進(jìn)技術(shù)節(jié)點(diǎn)還可以降低功耗。對(duì)于需要復(fù)雜像素電子器件的應(yīng)用，芯片堆疊可以將像素電子器件分成兩個(gè)單獨(dú)的芯片，以獲得更好的填充因子和更小的像素尺寸。

目前，圖像傳感器的量產(chǎn)主要在65 nm節(jié)點(diǎn)進(jìn)行，部分在55 nm節(jié)點(diǎn)進(jìn)行，并在40 nm節(jié)點(diǎn)進(jìn)行了先進(jìn)的開(kāi)發(fā)。操作電路芯片可進(jìn)行多種加工，最新進(jìn)展達(dá)到 28 nm 或 14 nm 技術(shù)節(jié)點(diǎn)。

二、芯片堆疊架構(gòu)。

大多數(shù)芯片堆疊是通過(guò)將不同材料形成的BSI-CIS芯片或焦平面陣列芯片與操作電路芯片面對(duì)面接合來(lái)進(jìn)行的。這種架構(gòu)已廣泛應(yīng)用于先進(jìn)圖像傳感器行業(yè)。針對(duì)并行 3D IC 芯片堆疊，對(duì)各種芯片堆疊和互連方法的性能進(jìn)行了考慮。

通過(guò)比較了五種芯片堆疊和互連方法發(fā)現(xiàn)，面對(duì)面的芯片堆疊和最短互連可以比其他四種方法提高速度和帶寬。小互連尺寸還可以通過(guò)最小化熱機(jī)械和電寄生效應(yīng)來(lái)降低功耗并減小 KOZ 的尺寸。這項(xiàng)工作支持高性能圖像傳感器的面對(duì)面芯片堆疊。

索尼和三星已將三芯片堆疊圖像傳感器商業(yè)化，用于卷簾快門(mén)應(yīng)用，方法是添加 DRAM 芯片。隨著像素級(jí)集成處理技術(shù)的進(jìn)步以及全局快門(mén)的發(fā)展，面對(duì)面的兩芯片堆疊已恢復(fù)成為主導(dǎo)的芯片堆疊架構(gòu)。如表1所示，大多數(shù)堆疊圖像傳感器都使用兩芯片面對(duì)面架構(gòu)。未來(lái)的傳感器融合或多功能傳感器應(yīng)用可能需要多芯片堆疊。

隨著工藝技術(shù)的擴(kuò)展，像素電子器件和電路分區(qū)獲得了更好的產(chǎn)量、功能和性能的動(dòng)力。在 2021 年最近的一份報(bào)告中，索尼考慮將多芯片到像素陣列晶圓用于先進(jìn)圖像傳感器應(yīng)用。

三、芯片堆疊的外圍互連。

我們發(fā)現(xiàn)所選擇的互連方法與像素電子器件密切相關(guān)。對(duì)于簡(jiǎn)單的像素器件，雖然有一些變化，但分區(qū)主要在水平和垂直存取區(qū)域，如圖1中陰影區(qū)域的邊界所示，圖5為索尼圖像傳感器的俯視圖。三星圖像傳感器的原理圖如圖7所示，它導(dǎo)致像素陣列外圍區(qū)域的芯片到芯片互連。外圍通孔后 TSV 因柱式混合鍵合趨勢(shì)而受到歡迎。

后通孔 TSV 的優(yōu)點(diǎn)是工藝簡(jiǎn)化、技術(shù)成熟以及作為無(wú)擾動(dòng)工藝降低成本。3-5μm的薄硅基板?使得TSV蝕刻工藝變得不那么困難。正如前面所提到的，外圍區(qū)域的后通孔 TSV 計(jì)劃用于三星的 144 MP 圖像傳感器芯片堆疊。

當(dāng)硅變得更厚以用于 NIR 應(yīng)用時(shí)，柱混合鍵合變得有利，如前文所述。由于高深寬比 TSV 工藝的挑戰(zhàn)以及消除 KOZ 以減小芯片尺寸以及器件設(shè)計(jì)規(guī)范的限制。混合鍵合進(jìn)一步簡(jiǎn)化了工藝流程。特別是對(duì)于面對(duì)面芯片堆疊，消除了 TSV 形成。然而，混合鍵合技術(shù)大約五年前才開(kāi)始大批量生產(chǎn)?？芍圃煨缘母倪M(jìn)仍然處于技術(shù)進(jìn)步的視野中。

三星用于卷簾快門(mén)的微凸塊技術(shù)用于邏輯和存儲(chǔ)器3D IC芯片的連接，不用于與像素陣列芯片的互連。

四、芯片到芯片像素級(jí)互連。

像素級(jí)集成主要用于具有復(fù)雜像素電子器件的圖像傳感器，如表1所示。將像素電子器件劃分為兩個(gè)堆疊芯片可提高填充系數(shù)并減小像素尺寸。使用與硅不同的材料（例如 InGaAs）的光電二極管主要采用像素級(jí)集成。從倒裝芯片接合轉(zhuǎn)向混合接合只是減小了像素尺寸。

多年來(lái)已經(jīng)取得了進(jìn)展。隨著像素越來(lái)越小，混合鍵間距也呈現(xiàn)出越來(lái)越小的趨勢(shì)。最近發(fā)布的全局快門(mén)使索尼在 2019 年將像素尺寸降至 2.74? μm ，?在 2020 年將像素尺寸降至2.2 μm 。同樣，OmniVision 在 2020 年推出的使用 DCG HDR 的高動(dòng)態(tài)范圍圖像傳感器的像素尺寸為 1.2? μm。使用 SPAD 的圖像傳感器通常具有更復(fù)雜的像素電子器件和用于信號(hào)分析的復(fù)雜操作電路。利用像素級(jí)集成，SPAD 傳感器的填充因子已提高至 50% 范圍。

五、超高密度互連。

表1觀察并總結(jié)了向小像素和超高密度互連發(fā)展的趨勢(shì)。對(duì)于簡(jiǎn)單的像素電子器件，?像素尺寸接近 0.7? μm以下；對(duì)于復(fù)雜的像素電子器件，像素尺寸接近 1.2 μm以下。對(duì)于像素級(jí)集成，芯片間互連間距正在向亞微米范圍發(fā)展。對(duì)于1μm的互連鍵合節(jié)距?，密度為880,000 bonds/mm2，混合鍵合是首選方法。

超高密度芯片間互連仍面臨挑戰(zhàn)，正在通過(guò)愛(ài)我嫩描述的方法探索遠(yuǎn)程 LiDAR 應(yīng)用的互連密度降低，將一個(gè)互連引入芯片背面的宏像素設(shè)計(jì)和 TSV 設(shè)計(jì)都可以作為較低互連密度的替代方案。

六、制造能力

對(duì)像素并行處理的探索大約始于二十年前。制造能力的最新進(jìn)步使得這些概念能夠通過(guò)芯片堆疊和像素級(jí)集成商業(yè)化到產(chǎn)品中。否則，單芯片實(shí)現(xiàn)的填充因子可能低至不到10%。仍有許多技術(shù)挑戰(zhàn)需要進(jìn)一步改進(jìn)。

芯片堆疊始終面臨著在已知良好芯片 (KGD) 與 KGD 之間進(jìn)行權(quán)衡以實(shí)現(xiàn)更高的良率，或者在晶圓到晶圓堆疊之間進(jìn)行權(quán)衡以降低處理成本。芯片到晶圓的堆疊可能是有利的，但必須考慮制造能力。

包括代工廠(chǎng)在內(nèi)的主要圖像傳感器制造商已經(jīng)宣布了混合鍵合能力。亞微米精度的混合鍵合已得到證實(shí)。制造設(shè)備的能力也在 300 mm 晶圓上得到了驗(yàn)證，采用 1? μm間距的直接鍵合和小至 500 nm 的銅焊盤(pán)。EV集團(tuán)（EVG）開(kāi)發(fā)晶圓熔合系統(tǒng)來(lái)支持這種自動(dòng)精密晶圓鍵合設(shè)備。據(jù)報(bào)道，在 3-σ 變化下，平均對(duì)準(zhǔn)中心低于 15 nm 的重疊對(duì)準(zhǔn)精度已達(dá)到 195 nm。EVG 將精度進(jìn)一步提高到 50 nm，每小時(shí)可處理 20 片晶圓。芯片到晶圓混合鍵合功能也可用，但對(duì)準(zhǔn)精度為亞兩微米范圍，如 EVG所報(bào)告。BE Semiconductor Industries NV 也在芯片到晶圓混合鍵合領(lǐng)域展開(kāi)競(jìng)爭(zhēng)。預(yù)計(jì)會(huì)有進(jìn)一步改進(jìn)的需求。

后通孔 TSV 和混合鍵合因其與半導(dǎo)體芯片前端處理的兼容性而優(yōu)于微凸塊工藝。芯片堆疊和芯片間互連可以在晶圓廠(chǎng)完成，特別是晶圓間鍵合。

與此同時(shí)，代工廠(chǎng)臺(tái)積電在其用于 3D IC 異構(gòu)集成的 SoIC 和 SoIC_UHD 技術(shù)上報(bào)告了創(chuàng)新互連技術(shù)。臺(tái)積電的超高密度互連 SoIC_UHD 技術(shù)報(bào)告了 0.9? μm的亞微米間距，與之前 9? μm間距的 SoIC 技術(shù)相比，芯片間互連密度提高了 100 倍。銅焊盤(pán)凹槽和晶圓清潔度是這種 SoIC_UHD 芯片間互連技術(shù)在超過(guò) 120 bonds/mm2的超高密度下的主要挑戰(zhàn)。

七、未來(lái)的工作。

圖像傳感器已實(shí)施芯片堆疊和互連技術(shù)，以支持更小像素、百萬(wàn)像素陣列和先進(jìn)的支持 ML/AI 的智能圖像傳感器的趨勢(shì)。與此同時(shí)，半導(dǎo)體處理節(jié)點(diǎn)的規(guī)模不斷縮小，這促使未來(lái)需要將芯片堆疊和緊密的芯片間互連縮小到亞微米間距，以實(shí)現(xiàn)高性能和高帶寬。盡管如此，像素、內(nèi)存和邏輯器件在尖端節(jié)點(diǎn)上使用不同的材料和工藝進(jìn)行了優(yōu)化。同樣，功能電路塊可以根據(jù)成本在不同的技術(shù)節(jié)點(diǎn)進(jìn)行優(yōu)化。

所有這些變化都促使基于非常專(zhuān)業(yè)的處理和性能要求進(jìn)行電路分區(qū)。需要芯片堆疊架構(gòu)和芯片間互連來(lái)支持下一代圖像傳感器的需求以及通用異構(gòu)集成的各種應(yīng)用的擴(kuò)展的技術(shù)進(jìn)步。

在這些技術(shù)中，混合鍵合被認(rèn)為是新投入批量生產(chǎn)的關(guān)鍵要素，需要在基礎(chǔ)理解和可制造性方面進(jìn)行各種改進(jìn)。僅舉幾例，混合焊盤(pán)設(shè)計(jì)、殘余應(yīng)力管理、工藝集成、良率和精密制造設(shè)備都是希望擴(kuò)大工藝裕度的關(guān)鍵要素?；旌湘I合技術(shù)的挑戰(zhàn)尚未克服，從晶圓到晶圓到芯片到晶圓、芯片到芯片、多芯片到晶圓以及多層芯片到芯片鍵合。應(yīng)仔細(xì)考慮可能的返工或冗余策略，以挽救在有缺陷的混合鍵上失敗的已知良好模具。除了設(shè)計(jì)和工藝技術(shù)之外，各個(gè)方面的創(chuàng)新都受到高度期待。

寫(xiě)在最后

在本研究中，簡(jiǎn)要概述和分析了最近圖像傳感器開(kāi)發(fā)的芯片堆疊架構(gòu)和互連技術(shù)。芯片堆疊是由像素密度的增加、填充因子的改進(jìn)、操作電路的復(fù)雜性以及形狀因子的限制驅(qū)動(dòng)的。通過(guò)在單獨(dú)的處理技術(shù)中優(yōu)化像素陣列芯片和操作電路芯片，已經(jīng)證明了性能、外形尺寸和功耗降低方面的改進(jìn)。

兩芯片面對(duì)面堆疊是有利的，并得到 3D IC 領(lǐng)域互連性能研究的支持。三芯片堆疊已商業(yè)化用于卷簾快門(mén)，但其勢(shì)頭已被使用像素級(jí)集成的兩芯片堆疊全局快門(mén)所超越。確定了兩種不同的芯片堆疊方案。

對(duì)于簡(jiǎn)單的像素電子器件，芯片分區(qū)發(fā)生在位于像素陣列外圍的列和行訪(fǎng)問(wèn)區(qū)域。后通孔 TSV 和列混合鍵合都是首選的芯片間互連方法。對(duì)于復(fù)雜的像素電子器件，分區(qū)發(fā)生在像素電子器件級(jí)別，以提高填充因子并減小像素尺寸。芯片到芯片的像素級(jí)混合鍵合已成為最受歡迎的超高密度互連方法，尤其是在亞微米間距下?；蛘?，通過(guò)像素陣列芯片兩側(cè)的宏像素和路由互連是放寬互連密度的可行選擇。

混合鍵合技術(shù)仍面臨加工挑戰(zhàn)，以進(jìn)一步提高可制造性。預(yù)計(jì)它將成為持續(xù)研究和開(kāi)發(fā)的活躍領(lǐng)域。該圖像傳感器平臺(tái)有望成為許多先進(jìn)應(yīng)用的技術(shù)平臺(tái)。圖像傳感器技術(shù)平臺(tái)和移動(dòng)設(shè)備業(yè)務(wù)平臺(tái)的協(xié)同已經(jīng)并將繼續(xù)加速創(chuàng)新和實(shí)施。預(yù)計(jì)這些進(jìn)步將有利于跨整個(gè)半導(dǎo)體行業(yè)和消費(fèi)者的許多先進(jìn)應(yīng)用的異構(gòu)集成的實(shí)施。

審核編輯：湯梓紅