0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

粘接層空洞對功率芯片熱阻的影響

半導體封裝工程師之家 ? 來源:半導體封裝工程師之家 ? 作者:半導體封裝工程師 ? 2024-02-02 16:02 ? 次閱讀

共讀好書

潘浩東 盧桃 陳曉東 何驍 鄒雅冰

工業(yè)信息化部電子第五研究所)

摘要:

采用有限元數(shù)值模擬方法,建立金氧半場效晶體管MOSFET)三維有限元模型,定義不同大小和位置的粘接層空洞模型,對器件通電狀態(tài)下的溫度場進行計算,討論空洞對于熱阻的影響。有限元仿真結果表明,隨著芯片粘接層空洞越大,器件熱阻隨之增大,在低空洞率下,熱阻增加緩慢,高空洞率下,熱阻增加更明顯;總空洞率一致時,不同位置空洞對應器件熱阻的關系為中心空洞>拐角空洞>陣列空洞。采用雙界面法對含有空洞缺陷的器件進行了熱阻測試,將試驗數(shù)據(jù)修正仿真結果,獲得準確的空洞-熱阻曲線,對于芯片粘接空洞工藝控制提供理論參考。

0 引言

在電子行業(yè),功率器件應用廣泛,國內(nèi)外學者對于功率器件的可靠性做了大量的研究,其中對于功率器件的散熱性能尤為關注。研究表明,溫度的上升會大大提高芯片失效的概率,溫升每達到10 ℃,失效概率能提升一倍 [1] 。對功率器件的散熱影響最為關鍵的結構是芯片粘接界面,粘接界面空洞的存在會提高器件的熱阻,降低器件的散熱性能。

謝鑫鵬等利用有限元法研究了功率芯片粘接層空洞對器件溫度場和應力場的影響,分析了芯片粘貼工藝中空洞成型的機理。Katsis D C等對功率循環(huán)后的芯片熱阻進行了研究,在經(jīng)歷了7 000個循環(huán)后,芯片熱阻增加了一半,在多次循環(huán)后芯片粘接層的空洞達到了50% [2] ;Fleischer A S等對粘接層空洞與器件熱阻的關系進行研究,發(fā)現(xiàn)熱阻隨空洞體積增大而增大 [3] ;章蕾等人采用有限元方法進行了空洞對器件封裝溫度影響的研究,為提高封裝的可靠性提供了理論依據(jù) [4-5] 。采取有限元數(shù)值模擬仿真的方法對芯片粘接層空洞進行相關研究,優(yōu)點是建立模型簡單,相較于制備試驗樣品,能節(jié)省大量人力機時,但是由于數(shù)值模擬難以模擬所有試驗環(huán)境,因此所得到的結果往往有所失真,需要通過部分真實的試驗數(shù)據(jù)來校核修正。

本文將采用有限元數(shù)值模擬仿真的方法對芯片粘接空洞,研究不同位置和不同大小的空洞對于器件溫度場影響,并計算器件結殼熱阻;同時對涵蓋不同空洞缺陷的試驗樣品進行熱阻測試,并以試驗數(shù)據(jù)修正仿真結果,建立準確的熱阻-空洞率曲線,為實際工藝提供理論指導。

1 熱分析理論及測試原理

1.1 熱分析理論

有限元熱分析是將所研究對象劃分成有限個單元,通過熱平衡和能量守恒定律,計算各單元節(jié)點的溫度或者其他熱相關的物理參數(shù)。針對機械電子領域的很多復雜的熱-力學工程問題,采用有限元熱分析法是一種有效的求解方法。在熱分析中,常涉及的傳熱方式一般有三種,分別是熱傳導、熱對流和熱輻射。針對不同的傳熱方式,設置不同的分析參數(shù)進行求解計算 [6] 。

在進行熱分析仿真計算時,可選擇采取穩(wěn)態(tài)分析或者瞬態(tài)分析兩種方式,當所研究系統(tǒng)各點的溫度僅隨位置的變化而變化,不隨時間變化而變化,即可采取穩(wěn)態(tài)分析;而當系統(tǒng)的溫度變化除了與位置有關,還與時間相關,此時應采用瞬態(tài)分析。穩(wěn)態(tài)熱分析的能量平衡方程以矩陣方式表示為 [7] :

0037a34e-b1ad-11ee-9b10-92fbcf53809c.png

式中:[ K ]代表的是傳導矩陣,其中包括熱系數(shù)、對流系數(shù)及輻射和形狀系數(shù)等物理量;{ T }表示的是節(jié)點溫度向量;{ Q }是節(jié)點熱流率向量,熱生成也包含在內(nèi)。

瞬態(tài)熱分析公式 [8] 表示為:

0045b434-b1ad-11ee-9b10-92fbcf53809c.png

式中:{ Q }表示的是節(jié)點熱流率向量,包括熱生成;[ K ]代表的是傳導矩陣,其中包括包含熱系數(shù)、對流系數(shù)及輻射和形狀系數(shù)等物理量;[ C ]表示的是比熱矩陣,包括系統(tǒng)內(nèi)能的增加情況;{ T }為節(jié)點溫度向量;{ T 0 }為溫度對時間的導數(shù)。

瞬態(tài)分析相較于穩(wěn)態(tài)分析能夠得到隨時間變化的一些物理參數(shù),在一些熱-力學問題求解過程中往往需用瞬態(tài)熱分析求解溫度場,再將之作為熱載荷進行應力分析,瞬態(tài)熱分析需要定義熱傳導系數(shù)、比熱容和密度。對于一些熱學問題,若僅僅關注達到熱平衡狀態(tài)時的溫度場分布,而不關注中間時刻的溫度變化,則選用穩(wěn)態(tài)熱分析計算更加簡單高效,穩(wěn)態(tài)熱分析只需要輸入材料的熱傳導系數(shù)。

1.2 熱阻測試

根據(jù) JESD51-1規(guī)定,半導體器件結到某參考點的熱阻值 [9] :

0049cc68-b1ad-11ee-9b10-92fbcf53809c.png

式中: T J 是半導體結溫; T X 是參考點溫度; P H是半導體的熱功耗。根據(jù)實際需要選擇的不同的參考點,可以定義不同的熱阻。功率器件規(guī)格書上最常見的熱阻參數(shù)是結殼熱阻 R θJC 和結到環(huán)境的熱阻R θJA 。所謂 R θJC 就是從半導體芯片的工作部位到距離芯片最近處的封裝體外表面(殼)的熱阻,類似的R θJA 是芯片工作部位到器件周圍的自然對流(靜止空氣)環(huán)境的熱阻。

關于熱阻測試的方法有很多,本文對于一些具有空洞缺陷的器件進行熱阻測試,如圖1所示,測試方法參考JESD51-14標準,使用雙界面法,使用D-S間寄生二極管壓降作為熱敏參數(shù)。雙界面法分兩次測試:第一次測試是直接將器件接觸到熱沉上,第二次測試在器件和熱沉之間放置一層導熱硅脂。由于兩次測試中器件的散熱路徑的改變僅僅發(fā)生在封裝殼體之外,因此兩條熱阻抗曲線的重合部分對應的熱阻抗為熱量在器件內(nèi)部熱阻抗,即結殼熱阻。

005b2b66-b1ad-11ee-9b10-92fbcf53809c.png

2 試驗過程

2.1 仿真模型建立與計算

本文研究以某MOSFET器件為研究對象,對其通電狀態(tài)下的溫度場進行計算,再通過器件結殼溫差計算熱阻。為了獲得收斂和定性結果,對仿真模型進行適當簡化,同時假定各材料間的界面為完全連接的理想狀態(tài)。

器件幾何模型如圖2所示,結構包括芯片、粘接層、塑封料、金屬殼和金屬管腳,對粘接層不同空洞率和不同空洞位置定義如圖3所示,空洞位置包括中心、邊角和陣列分布,所有空洞均定義為貫穿型空洞。

0060fbf4-b1ad-11ee-9b10-92fbcf53809c.png

00654f2e-b1ad-11ee-9b10-92fbcf53809c.png

在定義材料屬性的時候,賦予模型各結構材料的熱傳導系數(shù),具體材料屬性見表1。

00698ca6-b1ad-11ee-9b10-92fbcf53809c.png

模型劃分網(wǎng)格采用掃掠方式為主、多區(qū)域為輔的劃分方式,生成六面體單元,在網(wǎng)格劃分的時候考慮計算收斂性和結果的準確性,對芯片和粘接界面的網(wǎng)格進行細化,器件網(wǎng)格劃分結果如圖4所示。

007a0fa4-b1ad-11ee-9b10-92fbcf53809c.png

在進行有限元分析時,對幾何模型做出假設:

1)認為芯片為主要的發(fā)熱器件,忽略通電時其他結構產(chǎn)生的熱量;

2)除去預先設定的空洞缺陷之外,認為燒結界面層其他部位結構均勻,沒有間隙,無其他缺陷存在;

3)認為器件產(chǎn)生的熱量完全由與其接觸的粘接層和塑封料導出;

4)認為主要熱交換方式為熱傳導和熱對流,忽略熱輻射的影響。

針對應用工況,設置邊界條件為:對芯片施加10 W的功率,環(huán)境溫度設定為25 ℃,器件與空氣對流換熱系數(shù)為5 W/(m 2 ·℃),器件下端與散熱臺相接觸,給定一個換熱系數(shù)3 000 W/(m 2 ·℃)作為邊界條件,采用穩(wěn)態(tài)熱分析方式。

2.2 試驗樣品制備與測試條件

經(jīng)過工藝調(diào)整之后制備特定位置、一定比例空洞的缺陷樣品,由于缺陷樣品制備具有一定隨機性,僅以單一中心空洞(忽略大面積空洞周圍的小空洞)缺陷品為試驗樣品進行熱阻測試,并與仿真結果進行對比,代表性圖片空洞分布情況如圖5所示。

007e652c-b1ad-11ee-9b10-92fbcf53809c.png

對含有特定缺陷的MOSFET器件進行熱阻測試,通過改變電子器件的輸入功率,使得器件產(chǎn)生溫度變化,在變化過程中,測試出芯片的瞬態(tài)溫度響應曲線。具體測試參數(shù)為:測試電流50 mA,加熱電流10 A,加熱時間30 s,降溫時間60 s。

3 結果與討論

對不同空洞缺陷的模型分別進行熱仿真計算,圖6為中心5%空洞模型計算結果溫度云圖,從圖中可見器件整體及芯片的的溫度分布,在設定的環(huán)境溫度和功率下,器件芯片作為熱源,只能通過與塑封料和粘接層的熱傳導才能與外界進行熱交換,該部位溫度最高。

00834592-b1ad-11ee-9b10-92fbcf53809c.png

從芯片溫度云圖上能看出,溫度分布和粘接層缺陷特征相互對應,器件的最高溫度位于芯片中心處,形成了中央溫度高且向四周方向逐漸遞減的溫度分布趨勢,器件溫度最低的區(qū)域為與散熱臺接觸的金屬面,與散熱臺的快速熱交換使其溫度快速下降,在熱穩(wěn)定狀態(tài)下,其溫度接近于室溫,但由于器件殼體表面溫度相差太大,任意取一個節(jié)點的溫度無法完全代表殼體溫度,因此以有限元計算所得的殼體單元平均溫度為殼溫,通過給定功率和結殼溫差計算結殼熱阻,對比粘接層不同空洞缺陷對應器件結殼熱阻的差異。

圖7為不同空洞缺陷燒結界面對應的和芯片溫度分布云圖,從云圖溫度分布形態(tài)一定程度上反映了空洞的缺陷類型,相較于粘接層,空洞的導熱率很低,隨著空洞面積增大,溫度傳導熱阻越大,芯片散熱性能越差,對應的芯片結溫越高。

00935b80-b1ad-11ee-9b10-92fbcf53809c.png

不同空洞率的燒結界面缺陷計算的芯片溫度和殼體溫度數(shù)據(jù)及計算得出的熱阻值見表2。

00abc4ae-b1ad-11ee-9b10-92fbcf53809c.png

對比相同空洞率但空洞位置不同器件的熱阻大小,發(fā)現(xiàn)當空洞處于拐角處時,器件熱阻更小。

由于芯片的發(fā)熱由中心四周散開,當空洞位于中心時,芯片中心熱量有兩種傳遞方式:一種是沿空洞垂直傳導,一種是先水平傳導至無空洞區(qū),再沿著粘接界面垂直傳導于器件底部。由于空洞熱導率小,顯然第一種傳導方式熱阻大;而當空洞位于拐角處時,芯片中心熱量則可直接沿著中心垂直傳導,而拐角處熱量較少,沿著空洞傳導。綜上所述空洞在中心處時熱量傳導效率比空洞在拐角處要低,器件熱阻較大。

分析不同陣列空洞仿真結果可知,隨著陣列空洞占比增大,器件熱阻增大,規(guī)律與單一空洞一致,空洞范圍越大,熱量傳導越困難。與單一空洞相比,陣列空洞將大空洞分成了四個對稱的小空洞,通過表2中數(shù)據(jù)對比可知,總空洞率一致時,大空洞器件熱阻要比多個小空洞器件熱阻大,在各個小空洞之間存在完整的粘接層,熱量可通過空洞之間的粘接層垂直傳熱,熱量傳導效率更高。

針對具有中心單一空洞的缺陷器件,熱阻測試結果見表3,將中心空洞對應仿真計算結果與試驗數(shù)據(jù)進行對比,擬合如圖8所示,從圖中可以看出仿真與試驗趨勢基本吻合,但由于仿真處于完全理想化的狀態(tài),試驗又無法避免一定的環(huán)境與設備誤差,二者在量值上存在一定的差異。

00aff5ce-b1ad-11ee-9b10-92fbcf53809c.png

00b3f246-b1ad-11ee-9b10-92fbcf53809c.png

依據(jù)試驗數(shù)據(jù),將仿真數(shù)據(jù)曲線逼近于試驗數(shù)據(jù)曲線,修正仿真曲線,修正后曲線如圖9所示。從圖中中心單一空洞曲線圖可知,仿真與試驗趨勢基本吻合;對于其他空洞分布類型,由于缺陷試驗樣品的梯度不充分,僅展示仿真結果,通過中心單一空洞這一分布類型進行類比修正仿真曲線。

伴隨著空洞率的增大,器件熱阻整體呈現(xiàn)隨之增大的趨勢,空洞率在20%以下和40%以上時,熱阻增大趨勢很明顯,空洞率在20%~40%之間時,熱阻增大的趨勢則不明顯。當空洞率在20%以內(nèi)時,器件的熱阻隨著空洞率增大而增大,當空洞率在20%~40%之間時,器件熱阻隨空洞率增大而減少;當空洞率在40%以上,器件熱阻隨空洞率增大而增大,當燒結界面空洞率達到一定值時,器件的熱阻將會有一個非常急劇的升高,嚴重影響芯片的散熱性能。

00b7a184-b1ad-11ee-9b10-92fbcf53809c.png

對于單一中心空洞,修正后的仿真和試驗曲線吻合度較高,同時可以直觀地看出中心空洞、拐角空洞、陣列空洞對于熱阻影響的不同。對于相同空洞率,器件熱阻呈現(xiàn)的規(guī)律為中心空洞>拐角空洞>陣列空洞。一般來說,器件本身對于熱阻的上限是有規(guī)定的,通過修正后的曲線能夠?qū)⒄辰用婵斩春推骷嶙杞⑤^準確的關系,對于控制器件的熱阻具有很好的指導意義。

4 結論

本研究對缺陷MOSFET器件進行了熱分析模擬和熱阻測試,得出器件結溫和殼溫,并結合功率計算MOSFET器件的熱阻值,主要研究結果為:

1)芯片粘接界面的空洞占比越大,器件的結殼溫差越大,器件的熱阻值越大。

2)相同空洞率時,空洞位置在中心相較于在拐角處,器件熱阻更大,單一空洞相較于陣列空洞器件熱阻更大。

3)通過熱阻實測數(shù)據(jù)修正仿真曲線,二者吻合度較高,根據(jù)修正后的曲線可以預測不同位置空洞和空洞率不合格的器件熱阻,并提供一定工藝指導。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 熱阻
    +關注

    關注

    1

    文章

    106

    瀏覽量

    16403
  • 功率芯片
    +關注

    關注

    0

    文章

    94

    瀏覽量

    15310
收藏 人收藏

    評論

    相關推薦

    導熱界面材料對降低接觸的影響分析

    隨著電子設備功率密度的增加,系統(tǒng)的熱管理變得越來越重要。導熱界面材料(TIMs)在降低接觸、提高熱量傳遞效率方面發(fā)揮著關鍵作用。本文分析了導熱界面材料的工作原理及其對接觸
    發(fā)表于 11-04 13:34

    功率器件的設計基礎(二)——的串聯(lián)和并聯(lián)

    設計基礎系列文章將比較系統(tǒng)地講解熱設計基礎知識,相關標準和工程測量方法。第一講《功率器件設計基礎(一)----功率半導體的》,已經(jīng)把
    的頭像 發(fā)表于 10-29 08:02 ?120次閱讀
    <b class='flag-5'>功率</b>器件的<b class='flag-5'>熱</b>設計基礎(二)——<b class='flag-5'>熱</b><b class='flag-5'>阻</b>的串聯(lián)和并聯(lián)

    功率器件設計基礎(一)——功率半導體的

    功率半導體熱設計是實現(xiàn)IGBT、碳化硅SiC高功率密度的基礎,只有掌握功率半導體的設計基礎知識,才能完成精確設計,提高
    的頭像 發(fā)表于 10-22 08:01 ?723次閱讀
    <b class='flag-5'>功率</b>器件<b class='flag-5'>熱</b>設計基礎(一)——<b class='flag-5'>功率</b>半導體的<b class='flag-5'>熱</b><b class='flag-5'>阻</b>

    了解具有集成功率MOSFET的直流/直流轉換器規(guī)格

    電子發(fā)燒友網(wǎng)站提供《了解具有集成功率MOSFET的直流/直流轉換器規(guī)格.pdf》資料免費下載
    發(fā)表于 08-26 14:19 ?0次下載
    了解具有集成<b class='flag-5'>功率</b>MOSFET的直流/直流轉換器<b class='flag-5'>熱</b><b class='flag-5'>阻</b>規(guī)格

    芯片用什么膠粘牢固?

    景和性能特點。以下是幾種常見的用于芯片的膠水類型:底部填充膠(Underfill):用于倒裝芯片(FlipChip)封裝,填充芯片下方的
    的頭像 發(fā)表于 08-15 11:14 ?457次閱讀
    <b class='flag-5'>芯片</b>用什么膠粘<b class='flag-5'>接</b>牢固?

    MPS | Driver IC 模型

    θ的定義是兩點之間的溫度差除以對應流經(jīng)這兩點的功率,是一個有實際意義的物理量,θJC,θJB, 通常是由芯片封裝決定的,無法改變;θCA, θBA通常是由
    的頭像 發(fā)表于 06-07 13:39 ?328次閱讀
    MPS | Driver IC <b class='flag-5'>熱</b><b class='flag-5'>阻</b>模型

    降低PCB的設計方法有哪些

    PCB的最直接手段是采用高熱導率的材料。對于承載發(fā)熱元件的PCB,在平面層應鋪設連續(xù)的銅,以提供高效的導熱路徑并快速分散熱量。對于高頻或高速的PCB,可以將內(nèi)部地層或電源設計得
    的頭像 發(fā)表于 05-02 15:58 ?2736次閱讀

    和散熱的基礎知識

    共讀好書 什么是 是表示熱量傳遞難易程度的數(shù)值。是任意兩點之間的溫度差除以兩點之間流動的熱流量(單位時間內(nèi)流動的熱量)而獲得的值。
    的頭像 發(fā)表于 04-23 08:38 ?799次閱讀
    <b class='flag-5'>熱</b><b class='flag-5'>阻</b>和散熱的基礎知識

    技術分享 | 芯片空洞的超聲檢測

    隨著電子封裝技術向小型化發(fā)展,芯片散熱問題逐漸成為阻礙其具有高可靠性的瓶頸,特別是功率器件,芯片空洞
    的頭像 發(fā)表于 04-11 11:48 ?1172次閱讀
    技術分享 | <b class='flag-5'>芯片</b><b class='flag-5'>粘</b><b class='flag-5'>接</b><b class='flag-5'>空洞</b>的超聲檢測

    MOS管測試失效分析

    MOS管瞬態(tài)測試(DVDS)失效品分析如何判斷是封裝原因還是芯片原因,有什么好的建議和思路
    發(fā)表于 03-12 11:46

    是什么意思 符號

    (Thermal Resistance),通常用符號Rth表示,是衡量材料或系統(tǒng)對熱能傳遞的阻礙程度的物理量。類似于電阻對電流流動的阻礙作用,描述了溫度差與通過材料的熱流量之
    的頭像 發(fā)表于 02-06 13:44 ?3468次閱讀
    <b class='flag-5'>熱</b><b class='flag-5'>阻</b>是什么意思 <b class='flag-5'>熱</b><b class='flag-5'>阻</b>符號

    如何減少pcb的影響

    減少PCB(印刷電路板)的是提高電子系統(tǒng)可靠性和性能的關鍵。以下是一些有效的技巧和策略,用于降低PCB的: 在設計PCB時,選擇元器件和基板材料是一個至關重要的步驟。這是因為不
    的頭像 發(fā)表于 01-31 16:58 ?632次閱讀

    無鉛錫膏焊接空洞對倒裝LED的影響

    空洞是無鉛錫膏焊接時普遍發(fā)生的問題。無鉛錫膏顆粒之間的空隙會造成空洞。此外由于金屬元素擴散速度不一致,在金屬間化合物中通常會留下空位,空位在不斷聚集后會形成空洞。
    的頭像 發(fā)表于 01-24 09:07 ?479次閱讀
    無鉛錫膏焊接<b class='flag-5'>空洞</b>對倒裝LED的影響

    晶圓級封裝用半燒結型銀漿工藝

    共讀好書 李志強 胡玉華 張巖 翟世杰 (中國電子科技集團公司第五十五研究所) 摘要: 選取了一種半燒結型銀漿進行工藝研究,通過剪切強度測試和空洞率檢測確定了合適的點膠工藝參數(shù),并進行了紅外
    的頭像 發(fā)表于 01-17 18:09 ?790次閱讀
    晶圓級封裝用半燒結型銀漿<b class='flag-5'>粘</b><b class='flag-5'>接</b>工藝

    半燒結型銀漿工藝在晶圓封裝的應用

    摘要:選取了一種半燒結型銀漿進行工藝研究,通過剪切強度測試和空洞率檢測確定了合適的點膠工藝參數(shù),并進行了紅外測試和可靠性測試。結果表
    的頭像 發(fā)表于 12-04 08:09 ?1190次閱讀
    半燒結型銀漿<b class='flag-5'>粘</b><b class='flag-5'>接</b>工藝在晶圓封裝的應用