0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

請問一下背面供電技術是如何降低芯片功耗的?

半導體產(chǎn)業(yè)縱橫 ? 來源:半導體產(chǎn)業(yè)縱橫 ? 2024-01-13 17:23 ? 次閱讀

芯片內部空間越來越緊湊,新技術有更多發(fā)揮空間。

隨著晶圓廠應對晶體管小型化的挑戰(zhàn),研究人員正在探索新材料和技術,以提高下一代芯片性能,這是先進半導體技術不斷發(fā)展領域的一個關鍵焦點?,F(xiàn)在,英特爾正準備通過其背面電源連接提供創(chuàng)新技術,這有助于減少功率損耗并提高器件性能。傳統(tǒng)的電力輸送在半導體中面臨哪些挑戰(zhàn),新的背面電力輸送方法如何工作,以及未來設備中還將部署哪些其它方法?

傳統(tǒng)的電力輸送在半導體中面臨哪些挑戰(zhàn)?

自60多年前推出第一批器件以來,集成電路經(jīng)歷了許多變化。隨著新一代芯片的出現(xiàn),晶體管都變得更小、更快,這也會消耗更少的功率。

然而,這種晶體管縮放導致更多的組件被集成到同一個空間中,導致整體功耗增加,這是高性能計算中的一個關鍵問題。這就是為什么 CPUGPU 等高密度器件在每個新系列中逐漸消耗更多功率的原因?,F(xiàn)代臺式機CPU消耗超過100W的情況并不少見。

應對功耗挑戰(zhàn)

深入研究功耗難題,這不僅僅是將更多晶體管集成到芯片中。半導體行業(yè)正在向創(chuàng)新材料轉變。英特爾進軍新型半導體化合物旨在解決導電路徑中的固有電阻,這不僅僅是一個技術上的調整,也是朝著重新定義芯片效率和性能邁出的一大步。

雖然在較大的芯片中,高功耗是可控的,允許有效的熱量分布和使用大型散熱器,但在緊湊的芯片設計中,例如移動設備和物聯(lián)網(wǎng)應用中使用的芯片,功耗成為一個重大挑戰(zhàn),隨著芯片尺寸的減小,此類芯片的熱密度如此之大,以至于冷卻可能具有挑戰(zhàn)性,在某些情況下,需要液體冷卻機制。這對于緊湊型設計(如服務器機架)來說也是個問題,因為大型散熱器的空間很緊張。

因此,芯片制造商必須嘗試識別功耗的來源,并試圖徹底消除它們或盡可能降低它們。例如,導電路徑的固有電阻會導致少量的能量損失,從而直接產(chǎn)生熱量,因此芯片制造商可以嘗試減少所用導體的總長度,以及選擇電阻較低的材料。

另一種選擇是以芯片運行速度為目標,因為動態(tài)功耗會隨著頻率的增加而迅速增加。當然,降低設備速度會直接影響性能,因此,芯片制造商通常會采用低功耗模式,在空閑時關閉性能內核或降低內核速度。

但一個特別難以解決的問題是電力輸送。典型的平面器件從有源層開始,包括晶體管結構和摻雜區(qū)域。

第一層之后的下一層包括這些晶體管的柵極以及晶體管之間的關鍵互連,而在此之后的下一層是形成額外互連的第一層金屬層。每增加一層,互連的寬度和厚度都會增加,以降低功耗并提高性能。

然而,雖然這種設計方法在過去效果很好,但有一個問題會導致大量的功率損耗:功率走線長度,簡而言之,由于電源連接需要從頂層開始,因此,連接到電源軌的每個晶體管都需要在每層之間具有多個過孔,因為電源連接器從頂部開始,一直向下進入第一層。

隨著層的變化,連接器寬度的減小會增加電阻損耗,并且使用過孔會看到層之間形成邊界,這本身就會引起額外的損耗。這也意味著電源線的散熱也會擴散到芯片的其余部分,包括用于處理信號的互連。

縱觀現(xiàn)代芯片的分層復雜性,很明顯,傳統(tǒng)的供電方法正在變得有點像走鋼絲。挑戰(zhàn)不僅在于管理功率,還在于掌握熱管理的藝術。這是一個微妙的平衡。

背面供電

認識到典型平面技術面臨的挑戰(zhàn),英特爾展示了其在開發(fā)一種新的功率傳輸機制方面的成就,他們認為這將有助于減少功率損耗,并且對未來的1nm制程節(jié)點至關重要。這個新概念被稱為“背面電源和直接背面接觸”,它與傳統(tǒng)設計不同,因為所有電源連接都是從晶圓的底部進行的,而不是在頂部。

這種背面設計的使用意味著電源連接器不需要繞著信號線編織,而是直接連接到晶體管的底部。這不僅大大縮短了電源線的長度,還減少了將電源引入晶體管所需的通孔數(shù)量。這種設計還允許電源連接器保持寬而厚,從而減少電阻損耗。

新概念還與直接背面接觸配對,該接觸將觸點暴露在芯片底部,而不是將所有觸點帶到芯片的頂部。這不僅有助于增加觸點密度(因為頂部不再需要電源連接器),而且還有助于分離電源線和信號線,從而提高信號完整性。

還有哪些其它方法?

隨著特征尺寸接近亞納米世界,工程師將需要部署各種獨特的解決方案來解決面臨的挑戰(zhàn)。雖然硅已被證明是一種非常適合現(xiàn)代應用的半導體,但它有可能在不久的將來被其它競爭者所取代。

石墨烯就是這樣一種候選者,因為它不僅可以使其具有超導特性,而且可以很容易地產(chǎn)生各種獨特的能力,包括形成能夠捕獲量子計算所需的粒子的復雜3D結構。然而,由于石墨烯很難大規(guī)模生產(chǎn),因此在不久的將來,它遠非硅的可行替代品。

展望未來,芯片設計將采用小芯片架構,其中,集成電路封裝由多個更小的芯片組成,這一趨勢在先進電子制造中越來越受歡迎,這不僅為工程師提供了足夠的設計靈活性,還有助于降低功耗。

定制硅器件,如蘋果公司展示的器件,也可能變得越來越重要。由于定制硅器件僅集成設計絕對需要的電路,與現(xiàn)成的解決方案相比,它們始終提供最佳的每瓦性能。






審核編輯:劉清

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導體
    +關注

    關注

    334

    文章

    26863

    瀏覽量

    214364
  • 晶圓
    +關注

    關注

    52

    文章

    4819

    瀏覽量

    127673
  • 芯片設計
    +關注

    關注

    15

    文章

    993

    瀏覽量

    54773
  • 散熱器
    +關注

    關注

    2

    文章

    1056

    瀏覽量

    37450
  • 晶體管
    +關注

    關注

    77

    文章

    9610

    瀏覽量

    137660

原文標題:背面供電技術是如何降低芯片功耗的?

文章出處:【微信號:ICViews,微信公眾號:半導體產(chǎn)業(yè)縱橫】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    2nm突圍,背面供電技術的首個戰(zhàn)場

    電子發(fā)燒友網(wǎng)報道(文/周凱揚)對于任何試圖將半導體工藝推進至埃米級的晶圓廠而言,GAA和背面供電似乎都成了逃不開的兩大技術。GAA和背面供電
    的頭像 發(fā)表于 06-14 00:11 ?3553次閱讀
    2nm突圍,<b class='flag-5'>背面</b><b class='flag-5'>供電</b><b class='flag-5'>技術</b>的首個戰(zhàn)場

    功耗SOC芯片的優(yōu)勢

    性能的同時降低能耗。這對于移動設備尤為重要,因為它們依賴電池供電,且用戶對電池壽命有較高要求。 節(jié)能技術 :通過使用先進的制程技術、優(yōu)化的電路設計和智能電源管理,低
    的頭像 發(fā)表于 10-31 14:52 ?247次閱讀

    新思科技發(fā)布1.6納米背面布線技術,助力萬億晶體管芯片發(fā)展

    近日,新思科技(Synopsys)宣布了項重大的技術突破,成功推出了1.6納米背面電源布線項目。這一技術將成為未來萬億晶體管芯片制造過程中
    的頭像 發(fā)表于 09-30 16:11 ?329次閱讀

    請問一下INA333這個芯片很容易壞嗎?

    大家好,請問一下INA333這個芯片很容易壞嗎, 我的單電源3.3V供電。輸入是正向1.0v,反向0.5v,ref接地,放大2倍,結果輸出0.3V左右,是不是
    發(fā)表于 08-30 07:16

    請問一下正常工作時,運放的內部功耗怎么計算?

    請問一下正常工作時,運放的內部功耗怎么計算? 具體內部功耗供電電源輸入功率、輸出負載損耗的功率還有靜態(tài)功率(靜態(tài)電流產(chǎn)生)之間是怎樣的
    發(fā)表于 08-26 07:21

    款4644芯片功耗設計思路解析

    開啟模式電源拓撲 這種模式,LDO,BG和使能控制模塊將會直處于開啟狀態(tài),會持續(xù)消耗電流,增加芯片在關斷模式功耗。 為了
    發(fā)表于 08-16 14:44

    請問一下有無可以替代INA122UA的其他型號芯片?

    請問一下有無可以替代INA122UA的其他型號芯片?要求單電源供電,供電范圍基本相同,增益公式不同沒有關系,引腳功能和數(shù)量相同的。轉換速率
    發(fā)表于 08-06 08:21

    OPA454如何降低功耗?

    opa454 供電+60V/-15V,輸出空載懸空,放大倍數(shù)5倍,同向放大,輸入0~10V正弦波100hz,輸出為50v正弦波,發(fā)現(xiàn)功耗很大,有降低功耗措施?
    發(fā)表于 07-29 06:32

    AD5272芯片雙極性供電是必須滿足±2.75v的標準嗎?

    = 3.0V,VSS = - 2.0V。與msp430 msp 430通訊,大部分都沒有問題,但也會出現(xiàn)一兩個無法通訊,程序卡死的情況。 請問一下,AD5272芯片雙極性供電是必須
    發(fā)表于 12-13 07:35

    請問ADC芯片如何降低底噪?

    為什么經(jīng)過ADC采樣后,我用matlab仿真后,底噪在-100左右,而ADC芯片資料上都在-120左右,請問如何降低ADC的底噪?
    發(fā)表于 12-12 06:56

    英特爾宣布完成PowerVia背面供電技術的開發(fā)

    英特爾在2023年國際電子設備制造大會上宣布,他們已經(jīng)成功完成了項名為PowerVia的背面供電技術的開發(fā)。這個技術是基于英特爾的最新晶體
    的頭像 發(fā)表于 12-11 16:10 ?816次閱讀
    英特爾宣布完成PowerVia<b class='flag-5'>背面</b><b class='flag-5'>供電</b><b class='flag-5'>技術</b>的開發(fā)

    介紹一下芯片的VIA pillar

    Via pillar,又可以叫Via ladder。貌似Cadence家喜歡叫pillar,synopsis喜歡叫l(wèi)adder,我也不知道它們?yōu)樯恫荒芙y(tǒng)一一下名稱。
    的頭像 發(fā)表于 12-06 14:00 ?733次閱讀

    芯片功耗從28mW降到0.28mW 功耗降低98.9%!

    功耗設計后,功耗為0.285mW,功耗降低98.9%!
    的頭像 發(fā)表于 11-29 10:19 ?566次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>功耗</b>從28mW降到0.28mW <b class='flag-5'>功耗</b><b class='flag-5'>降低</b>98.9%!

    給模擬芯片供電的電源和給數(shù)字芯片供電的電源樣嗎?有什么區(qū)別呢?

    您好, 您能推薦一下+5V轉正負2.5V的穩(wěn)壓電源芯片嗎?用來給ADA4528-2雙電源供電。 另外,請問您,給模擬芯片
    發(fā)表于 11-22 08:13

    盤點一下CST電磁仿真軟件的求解器

    今天我們起來盤點一下CST電磁仿真軟件那些牛叉的求解器??靵頂?shù)一下,你用了里面的幾種吧!
    的頭像 發(fā)表于 11-20 10:18 ?5887次閱讀
    盤點<b class='flag-5'>一下</b>CST電磁仿真軟件的求解器