模擬布局中的堆疊MOSFET設計

模擬布局中的堆疊MOSFET

在28nm以下，最大器件長度限制意味著模擬設計者通常需要串聯(lián)多個短長度MOSFET來創(chuàng)建長溝道器件。這些串聯(lián)連接的器件通常被稱為堆疊MOSFET或堆疊器件。例如，將三個1um MOSFET串聯(lián)堆疊可產生溝道長度為3um的有效器件。

堆疊MOSFET在現(xiàn)代模擬設計中非常常見，但并非沒有問題。主要問題是電容增加和面積增大。電容的增加很大程度上是由于器件周圍互連的增加?？傮w柵極面積和柵極電容與非堆疊等效物保持相似，但在互連上存在額外的寄生電容。與單個長通道器件相比，堆疊中器件的物理分離增加了整體設計面積。

當在電路中使用堆疊的MOSFET時，布局質量變得比平時更加關鍵。糟糕的布局顯著增加了寄生電容和設計面積，并可能導致電路不能滿足所需的性能特性。布局工程師必須非常小心地設計此類設備的布局。在這些較小的流程節(jié)點上工作的大多數設計師都經歷過布局前和布局后模擬非常不同的情況。通常，這是由于堆疊器件上的互連寄生效應造成的。

讓我們來看看為堆疊MOSFET實現(xiàn)高質量布局的幾種方法。下面的子電路顯示了四個nmos MOSFET，它們堆疊在一起形成了一個長溝道器件。

在這個電路中，你可以看到所有的柵極引腳都連接在一起（所有四個體連接也是如此）；你還可以看到MOSFET已經串聯(lián)連接，其中一個的漏極連接到下一個的源極。因為在這種情況下，每個器件都是一個簡單的單指MOSFET，所以在設計這種結構的布局時，我們可以使用簡單的擴散共享布局模式。

簡單堆疊案例的布局如上圖左側所示；您可以看到，幾乎沒有額外的互連，因為等效的長溝道器件（右側）也需要多晶接觸。在這種情況下，面積懲罰是顯著的，但這是不可避免的，并由poly-min間距規(guī)則決定。

這種方法的另一個問題是，非常長的有效器件可能導致長的擴散共享鏈。但是，可以將長鏈折疊成多行，如下所示。折衷的是，這增加了額外的互連，并進一步增加了堆疊器件的電容。

下面的電路顯示了電路設計者想要在電路中使用兩個指狀MOSFET以實現(xiàn)更好匹配的情況。

兩個手指設備不能通過擴散共享連接，因此我們必須使用不同的放置和路由方法。為了實現(xiàn)緊湊的布局，設備按列連接，而不是前面示例中所示的基于行的模式。

左邊的圖像顯示了連接模式，一個器件的漏極垂直連接到下一個器件源極。正如你所看到的，連接是按列運行的，交替的器件具有不同的參數，可以在MOSFET的漏極中心和源極中心變體之間交換。交換的觸點允許在列中的設備之間進行直線布線，避免了彎曲和額外的過孔。

您可以在右側看到此基于列的模式的布線模式。存在額外的互連，但并不明顯多于通常用于接觸增強所需的互連。

電路設計者還可以為堆疊的器件指定m因子。堆疊和m因子拓撲允許電路設計者使用許多小型MOSFET構建具有長溝道和寬溝道的器件。該示例示出了具有m因子4的單指堆疊器件。

在下面的布局中，您可以看到該模式具有上一個基于行的模式的四個副本，這些副本的排列確保設備之間的額外路由量最小。

在本文中，我展示了一些可以與堆疊MOSFET一起使用的基本模式。在所有這些例子中，器件的放置和布線對于實現(xiàn)高質量布局至關重要。

Pulsic新的動畫預覽工具中的技術將放置和布線結合在一個操作中。這允許動畫預覽實現(xiàn)上面顯示的堆疊設備的最佳布局模式類型。必須優(yōu)化每個設備的確切位置、方向和參數化，以獲得所需的結果。同時，該工具必須考慮通過每個設備的電流，以使互連復雜性和長度最小化。模擬布局總是需要仔細平衡多個相互競爭的優(yōu)先級；沒有一種做事方式在任何情況下都能奏效。

審核編輯：劉清