0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

pcb中的串?dāng)_機(jī)制是什么

麥辣雞腿堡 ? 來(lái)源:網(wǎng)絡(luò)整理 ? 作者:網(wǎng)絡(luò)整理 ? 2024-01-17 14:33 ? 次閱讀

PCB設(shè)計(jì)過(guò)程中,串?dāng)_(Crosstalk)是一個(gè)需要重點(diǎn)關(guān)注的問(wèn)題,因?yàn)樗鼤?huì)導(dǎo)致信號(hào)質(zhì)量下降,甚至可能導(dǎo)致數(shù)據(jù)丟失。本文將詳細(xì)介紹PCB中的串?dāng)_機(jī)制。

耦合

耦合是指兩條信號(hào)線之間的磁場(chǎng)和電場(chǎng)相互作用,導(dǎo)致信號(hào)線之間的能量交換。當(dāng)一條信號(hào)線上的電流變化時(shí),會(huì)產(chǎn)生一個(gè)磁場(chǎng),這個(gè)磁場(chǎng)會(huì)感應(yīng)到另一條信號(hào)線上,導(dǎo)致另一條信號(hào)線上的電流發(fā)生變化。同樣,當(dāng)一條信號(hào)線上的電壓變化時(shí),會(huì)產(chǎn)生一個(gè)電場(chǎng),這個(gè)電場(chǎng)也會(huì)感應(yīng)到另一條信號(hào)線上,導(dǎo)致另一條信號(hào)線上的電壓發(fā)生變化。

電容耦合

下圖展示了如何利用電路理論來(lái)模擬不同類型串?dāng)_的情況。在這個(gè)圖中,兩條跡線之間存在一些寄生電容,這是由于跡線之間的寬邊耦合而產(chǎn)生的。由于每條跡線都是一個(gè)導(dǎo)體環(huán)路,因此每條跡線都像一個(gè)電感器,并具有一些寄生電感。兩個(gè)并聯(lián)電感具有一定的互感,它決定了兩條走線之間的電感耦合強(qiáng)度。

圖片

電容耦合不僅表示顯示由走線邊緣產(chǎn)生的等效電容,盡管這確實(shí)有助于互電容的計(jì)算。每條跡線的本機(jī)電容和寬邊電容共同決定了總互電容。它們?nèi)看?lián),并與地平面相互耦合。

容性耦合

容性耦合是指兩條信號(hào)線之間的電容效應(yīng)導(dǎo)致的串?dāng)_現(xiàn)象。當(dāng)一條信號(hào)線上的電壓變化時(shí),會(huì)在兩條信號(hào)線之間產(chǎn)生一個(gè)電場(chǎng),這個(gè)電場(chǎng)會(huì)改變另一條信號(hào)線上的電荷分布。這種電荷分布的變化會(huì)導(dǎo)致另一條信號(hào)線上的電壓發(fā)生變化。這種容性耦合也會(huì)導(dǎo)致串?dāng)_現(xiàn)象的發(fā)生。

前向和后向串?dāng)_

實(shí)際上,在受害網(wǎng)絡(luò)上疊加了兩個(gè)耦合信號(hào):一個(gè)前向信號(hào)和一個(gè)后向信號(hào)。前向脈沖與干擾信號(hào)一起傳播,而后向脈沖則從干擾信號(hào)返回。位于受害遠(yuǎn)端的串?dāng)_被稱為“遠(yuǎn)端串?dāng)_”或FEXT,而位于近端的耦合電壓則稱為“近端串?dāng)_”(NEXT)。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 電容
    +關(guān)注

    關(guān)注

    99

    文章

    5871

    瀏覽量

    149019
  • 串?dāng)_
    +關(guān)注

    關(guān)注

    4

    文章

    186

    瀏覽量

    26883
  • PCB
    PCB
    +關(guān)注

    關(guān)注

    1

    文章

    1723

    瀏覽量

    13204
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    PCB設(shè)計(jì)如何避免

    PCB設(shè)計(jì)如何避免         變化的信號(hào)(例如階躍信號(hào))沿傳輸線由 A 到 B 傳播,傳輸線 C-D
    發(fā)表于 03-20 14:04 ?669次閱讀

    什么是?如何減少

    通常以斷斷續(xù)續(xù)或不易重現(xiàn)的方式發(fā)生,對(duì)于工程師來(lái)說(shuō), 盡早解決 PCB發(fā)生的所有原因非常重要。 會(huì)對(duì)時(shí)鐘信號(hào)、周期和控制信號(hào)、數(shù)
    的頭像 發(fā)表于 05-23 09:25 ?5082次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    什么是?PCB走線詳解

    先來(lái)說(shuō)一下什么是,就是PCB上兩條走線,在互不接觸的情況下,一方干擾另一方,或者相互干擾。
    發(fā)表于 09-11 14:18 ?887次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?<b class='flag-5'>PCB</b>走線<b class='flag-5'>串</b><b class='flag-5'>擾</b>詳解

    高速PCB設(shè)計(jì)分析與控制

    高速PCB設(shè)計(jì)分析與控制:物理分析與驗(yàn)證對(duì)于確保復(fù)雜、高速PCB板級(jí)和系統(tǒng)級(jí)設(shè)計(jì)的成功起到越來(lái)越關(guān)鍵的作用。本文將介紹在信號(hào)完整性分
    發(fā)表于 06-14 10:02 ?0次下載

    高速PCB微帶線的分析

    對(duì)高速PCB的微帶線在多種不同情況下進(jìn)行了有損傳輸?shù)?b class='flag-5'>串仿真和分析, 通過(guò)有、無(wú)端接時(shí)改變線間距、線長(zhǎng)和線寬等參數(shù)的仿真波形近端
    發(fā)表于 11-21 16:53 ?0次下載
    高速<b class='flag-5'>PCB</b><b class='flag-5'>中</b>微帶線的<b class='flag-5'>串</b><b class='flag-5'>擾</b>分析

    在高速PCB設(shè)計(jì)的影響分析

    信號(hào)頻率變高,邊沿變陡,印刷電路板的尺寸變小,布線密度加大等都使得在高速PCB設(shè)計(jì)的影響顯著增加。
    發(fā)表于 05-29 14:09 ?877次閱讀
    <b class='flag-5'>串</b><b class='flag-5'>擾</b>在高速<b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>中</b>的影響分析

    高速PCB設(shè)計(jì)如何消除

    PCB布局上的可能是災(zāi)難性的。如果不糾正,可能會(huì)導(dǎo)致您的成品板完全無(wú)法工作,或者可能會(huì)受到間歇性問(wèn)題的困擾。讓我們來(lái)看看
    的頭像 發(fā)表于 07-25 11:23 ?3065次閱讀

    PCB設(shè)計(jì)防止的方法有哪些

    在實(shí)際PCB設(shè)計(jì),3W規(guī)則并不能完全滿足避免的要求。
    的頭像 發(fā)表于 08-19 15:10 ?7172次閱讀

    如何解決PCB問(wèn)題

    高速PCB設(shè)計(jì),信號(hào)之間由于電磁場(chǎng)的相互耦合而產(chǎn)生的不期望的噪聲電壓信號(hào)稱為信號(hào)。超出
    發(fā)表于 07-19 09:52 ?2265次閱讀

    如何減少PCB布局

    當(dāng)電路板上出現(xiàn)時(shí),電路板可能無(wú)法正常工作,并且在那里也可能會(huì)丟失重要信息。為了避免這種情況, PCB 設(shè)計(jì)人員的最大利益在于找到消除其設(shè)計(jì)潛在
    的頭像 發(fā)表于 09-19 15:47 ?2499次閱讀

    如何解決PCB布局問(wèn)題

    您可能會(huì)發(fā)現(xiàn)布局和布線會(huì)因攻擊者的蹤跡而產(chǎn)生強(qiáng)烈的。 那么,在設(shè)計(jì)哪里可以找到,以及在PCB
    的頭像 發(fā)表于 01-13 13:25 ?2306次閱讀

    什么是?如何減少?

    PCB 的走線之間產(chǎn)生的不需要的噪聲 (電磁耦合)。
    的頭像 發(fā)表于 05-22 09:54 ?3439次閱讀
    什么是<b class='flag-5'>串</b><b class='flag-5'>擾</b>?如何減少<b class='flag-5'>串</b><b class='flag-5'>擾</b>?

    如何減少PCB設(shè)計(jì)問(wèn)題 PCB機(jī)制和原因

    PCB 的走線之間產(chǎn)生的不需要的噪聲(電磁耦合)。
    的頭像 發(fā)表于 07-20 09:57 ?2378次閱讀
    如何減少<b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>中</b>的<b class='flag-5'>串</b><b class='flag-5'>擾</b>問(wèn)題 <b class='flag-5'>PCB</b><b class='flag-5'>串</b><b class='flag-5'>擾</b>的<b class='flag-5'>機(jī)制</b>和原因

    如何減少PCB板內(nèi)的

    如何減少PCB板內(nèi)的
    的頭像 發(fā)表于 11-24 17:13 ?517次閱讀
    如何減少<b class='flag-5'>PCB</b>板內(nèi)的<b class='flag-5'>串</b><b class='flag-5'>擾</b>

    PCB設(shè)計(jì),如何避免

    PCB設(shè)計(jì),如何避免? 在PCB設(shè)計(jì),避免
    的頭像 發(fā)表于 02-02 15:40 ?1348次閱讀