近日,芯來科技攜手杭州廣立微電子股份有限公司(以下簡稱“廣立微”)及上海億瑞芯電子科技有限公司(以下簡稱“億瑞芯”),共同建立在Design for Test(DFT)可測試性設計領域的戰(zhàn)略合作關系,以擴大三方合作的深度和廣度,為產(chǎn)業(yè)提供有競爭力的多元化設計方案。
強強聯(lián)合提供更優(yōu)質(zhì)解決方案
此次戰(zhàn)略合作發(fā)揮了三方各自的資源優(yōu)勢,芯來科技的高性能、低功耗的RISC-V處理器IP,聯(lián)合廣立微DFTEXP可測試性設計軟件和良率診斷解決方案以及億瑞芯的DFT流程及設計解決方案,共同為客戶提供更優(yōu)質(zhì)的芯片設計IP和解決方案。
RISC-V是基于精簡指令集的CPU開放指令集架構,其在信息安全、工業(yè)控制、邊緣計算、自動駕駛等領域,提供了開放、簡潔、模塊化、可定制、可擴展的技術優(yōu)勢,使得整個產(chǎn)業(yè)獲得了一條以更低成本更靈活自主方式進行產(chǎn)品設計的路徑,所以越來越多的芯片公司以及系統(tǒng)公司加入其應用進程。而IP核在RISC-V芯片研發(fā)過程中,則扮演著重要的角色,不僅能提高設計研發(fā)效率,使得芯片具備更好的功能和性能。
可測試性設計(DFT)給整個測試領域開拓了一條切實可行的途徑,目前國際上大中型IC設計公司基本上都采用了可測性設計的設計流程,DFT已經(jīng)成為芯片設計過程中的至關重要的一環(huán)。DFT可測試性設計的重要工具和流程,已成功用于驗證RISC-V IP的其中一個環(huán)節(jié)。
基于廣立微和億瑞芯共同打造的DFTEXP平臺,在芯來NA900RISC-V CPU IP中完成DFT的設計實現(xiàn),并實現(xiàn)Memory全覆蓋,Logic部分覆蓋率可達到99.87%,達標桿工具水平。未來,三方將通過優(yōu)勢互補, 打造長期、友好、共贏的戰(zhàn)略合作伙伴關系, 共拓Design for Test(DFT)可測試性設計領域新藍圖。
芯來900系列處理器內(nèi)核
本次使用的產(chǎn)品是芯來科技900系列RISC-V處理器內(nèi)核。芯來900系列處理器內(nèi)核包括N900(32位)、U900(32位+MMU)、NX900(64位)和UX900(64位+MMU)四個產(chǎn)品系列,其中U900、UX900帶MMU可以運行重型操作系統(tǒng),如Linux等。它非常適合對標ARM Cortex-M7、R5、R52+、R8、A5、A7、M85、R82、A35、A53、A55等內(nèi)核,可應用于AIoT邊緣計算、數(shù)據(jù)中心、網(wǎng)絡設備和基帶通信等領域。
審核編輯:劉清
-
處理器
+關注
關注
68文章
18926瀏覽量
227217 -
芯片設計
+關注
關注
15文章
980瀏覽量
54619 -
DFT設計
+關注
關注
0文章
10瀏覽量
8863 -
RISC-V
+關注
關注
44文章
2141瀏覽量
45707 -
芯來科技
+關注
關注
0文章
53瀏覽量
2905
原文標題:共譜“芯”篇章?芯來科技攜手戰(zhàn)略伙伴為RISC-V CPU IP提升DFT可測試性設計
文章出處:【微信號:nucleisys,微信公眾號:芯來科技】歡迎添加關注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
相關推薦
評論