0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB疊層結(jié)構(gòu)與阻抗計算筆記分享

深圳市艾博檢測有限公司 ? 2024-01-25 17:15 ? 次閱讀

1. PCB疊層結(jié)構(gòu)與阻抗計算

1.1. Core 和 PP

PCB由Core和Prepreg(半固化片)組成。

Core是覆銅板(通常是FR4—玻璃纖維&環(huán)氧基樹脂),Core的上下表面之間填充的是固態(tài)材料;


wKgZomWyJseAcJZFAAAjO4omKE0885.png


常見半固化片類型:106,1080,2313,3313,2116,7628

PP原始厚度:7628(0.185mm/7.4mil),2116(0.105mm/4.2mil),1080(0.075mm/3mil), 3313(0.095mm/4mil )

實(shí)際壓制完成后厚度:通常會比原始值小10-15um左右

常用銅厚:1/3oz、1/2oz、1oz、2oz

1.2. PCB的疊層機(jī)構(gòu)和阻抗設(shè)計

1.2.1. 層疊結(jié)構(gòu)設(shè)計的先決條件



wKgZomWyJseAVXOQAACmLPshM6U151.jpg


1.2.2. 層疊結(jié)構(gòu)與阻抗設(shè)計的流程



wKgaomWyJseAEC0rAAB6JEJc_xE730.jpg


(1)信號層、地層、電源層的排列順序(2種層疊對比)



wKgaomWyJseASpdVAAQk9--0k-U625.png

a. 對結(jié)構(gòu)1的分析

電源層與地層相鄰,且距離較近,可以很好地實(shí)現(xiàn)電源與地之間的耦合。

信號層3與地層相鄰,以完整的地層作為參考平面,因此信號完整性最好。

信號層2與電源層相鄰,若電源層是完整的平面,則同樣也能獲得較好的信號完整性,但若電源種類不止一種,則電源層需分塊,不完整的參考平面會導(dǎo)致信號回流路徑不通暢,對信號完整性存在一定影響。

信號層1,4與信號層2,3相鄰,很容易受到相鄰信號層的影響,因此完整性最差。



wKgaomWyJseAaZ5sAAQNzkjJdRY557.png


b. 對結(jié)構(gòu)2的分析

電源層與地層不相鄰,耦合較差,無法形成有效的寄生小電容。

信號層1,2,3,4相鄰層都能找到地層或電源層作為參考平面,信號質(zhì)量相對結(jié)構(gòu)1更好一些,其中,信號層1和4位于表層,而表層的阻抗控制比內(nèi)層更難。因此,從信號完整性而言,信號層2和3要好于1和4。


(2)線寬與層厚

a. 改變參考層厚度0.1mm為0.2mm,阻抗從47Ω增加到67Ω


wKgZomWyJseAIgwwAAHT3GflYFg223.png

wKgaomWyJsiAKKOBAAG_AbAcXOQ720.png

b. 改變線寬0.2mm為0.3mm,阻抗從67Ω增加到53Ω


wKgaomWyJsiAXZbQAAGpXDcsLuo880.png

wKgZomWyJsiAdIGlAAG4WnpC770560.png


(3)疊層結(jié)構(gòu)與阻抗設(shè)計的示例(16層板、信號最高頻率400MHz)

a. 先決參數(shù)確定

單板層數(shù):信號層8個,3個電源層,3個地層,2個表層(器件+信號)

單板厚度:2mm

目標(biāo)阻抗:單端信號55±15Ω,差分信號100±15Ω

材質(zhì)選擇:FR4,Er=4.2,tanδ=0.002

b. 層疊結(jié)構(gòu)與阻抗設(shè)計


wKgZomWyJsiAfGmvAAN8oKq5IzY558.png

層疊特征:PCB層疊結(jié)構(gòu)在材質(zhì)、厚度上完全對稱

確定每層厚度,正確選取Core ,PP,Cu:

5*Core1 : 0.69+0.69+3.94 mil=5.32 mil

2*Core2 : 0.69+0.69+5.9 mil=7.28 mil

6*PP1: 3.94 mil

2*PP2: 5.9 mil

Cu : 0.69 mil

總厚度:5*Core1+2*Core2+6*PP1+2*PP2+2*Cu=77.98 mil = 1.98 mm

確定每層厚度后,計算各層信號走線寬度:

表層單端信號


wKgaomWyJsiAC134AAG08W3P20Y864.png

內(nèi)層單端信號


wKgZomWyJsiASRglAACu0tR_f4c534.png

內(nèi)層差分信號(SI9000計算)


wKgaomWyJsiAJ0MAAAB2MtcNmNg399.png

c. 電源層、地層的確定

層疊已經(jīng)確定了電源層或地層的位置,這一步確定第二、五、八、九、十二、十五層對應(yīng)電源層還是地層。

第八,九層位于PCB的中央,緊密相鄰,一層作為電源層,另一層作為地層,能起到很好的耦合效果。考慮到需分割的電源層(由四種電源共用)的電源平面較零碎,更需要與完整的地平面的耦合,因此,可確定第八層為地層,第九層為分割的電源層;

第二,十五層直接與表層相鄰,從EMC的角度考慮,應(yīng)選擇為地層;

第五,十二層用作為2.5V和3.3V的電源平面。

在確定好電源層和地層后,還需相應(yīng)地為信號層制定如下規(guī)則:

第十層的主要參考平面是第九層,而第九層是分割的電源層,對信號回流的影響較大,因此不建議在第十層走高速信號,對于一些非重要的信號,如控制信號,JTAG信號等,由于它們的阻抗控制要求較弱,可走在第十層。

第七層的主要參考平面是第八層,第八層是完整的地平面,可為第七層提供很好的回流路徑,但這兩層之間填充的材質(zhì)是PP,PCB制成后,在阻抗控制上可能存在一定偏差。因此,第七層可走高速信號,但對一些非常關(guān)鍵的高速信號,如單板上速率達(dá)到400MHz的差分對總線SPI4.2,不建議走在第七層。

第三層的主要參考平面是第二層,而第二層是完整的地平面,且兩層之間采用固態(tài)材質(zhì)填充,阻抗控制較好,適于走高速關(guān)鍵信號,同理,第十四層也適于走高速關(guān)鍵信號。

第四層的主要參考平面是第五層,第五層是完整的2.5V電源平面,兩層之間用固態(tài)材質(zhì)填充,可將高速關(guān)鍵信號走在第四層。在本設(shè)計中,有大量的DDR SDRAM接口信號線,其中,DDR SDRAM的地址,控制信號等都以2.5V為參考,建議將這些信號也走在第四層。

第十三層的主要參考平面是第十二層,第十二層是完整的3.3V電源平面,兩層之間用固態(tài)材質(zhì)填充,高速關(guān)鍵信號可走在第十三層,同時,建議將由3.3V供電的許多單端信號,如時鐘信號等,走在第十三層。

第六,十一層的主要參考平面分別是第五,十二層,與參考平面之間用PP填充,阻抗控制可能存在偏差,因此,在這兩層上可走高速信號,但不建議走非常關(guān)鍵的高速信號。

設(shè)計時需注意,第三,四層,第六,七層,第十,十一層,第十三,十四層,這四對信號層彼此相鄰,存在互相干擾的可能,因此在走線時,相鄰信號層應(yīng)正交走線,如第三層走線方向成橫向,則第四層走線應(yīng)成縱向。

【以上信息由艾博檢測整理發(fā)布,如有出入請及時指正,如有引用請注明出處,歡迎一起討論,我們一直在關(guān)注其發(fā)展!專注:CCC/SRRC/CTA/運(yùn)營商入庫】

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4294

    文章

    22776

    瀏覽量

    393231
  • 阻抗
    +關(guān)注

    關(guān)注

    17

    文章

    920

    瀏覽量

    45697
收藏 人收藏

    評論

    相關(guān)推薦

    一文讓你了解PCB板布局

    PCB板的結(jié)構(gòu)通常采用對稱結(jié)構(gòu),即 TOP
    的頭像 發(fā)表于 07-23 11:36 ?594次閱讀

    PCB多層板為什么都是偶數(shù)?奇數(shù)不行嗎?

    一站式PCBA智造廠家今天為大家講講pcb設(shè)計為偶數(shù)的原因有哪些?PCB
    的頭像 發(fā)表于 07-03 09:36 ?275次閱讀

    ROGERS高頻板阻抗設(shè)計要求有哪些?

    ;需要用到 雙芯板結(jié)構(gòu),保證信號的穩(wěn)定性,因為芯板中間的介質(zhì)厚度是穩(wěn)定的,保證外層阻抗線信號的穩(wěn)定;下面列舉兩種常見的高頻板阻抗設(shè)計,貴
    的頭像 發(fā)表于 05-24 18:33 ?1767次閱讀
    ROGERS高頻板<b class='flag-5'>阻抗</b>設(shè)計要求有哪些?

    什么是PCB?PCB設(shè)計原則

    對于信號,通常每個信號都與內(nèi)電直接相鄰,與其他信號有有效的隔離,以減小串?dāng)_。在設(shè)計過程中,可以考慮多層參考地平面,以增強(qiáng)電磁吸收能力。
    的頭像 發(fā)表于 04-10 16:02 ?1855次閱讀
    什么是<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>?<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計原則

    PCB設(shè)計優(yōu)化ESD性能設(shè)計

    良好的PCB設(shè)計能夠為高速信號回流提供完整的路徑,縮小信號環(huán)路面積,降低信號耦合靜電放電噪聲干擾的能力。良好的PCB
    發(fā)表于 01-19 10:00 ?500次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計優(yōu)化ESD性能設(shè)計

    PCB阻抗設(shè)計12問,輕松帶你搞懂阻抗

    成反比.在一定厚度范圍內(nèi),防焊厚度越厚,阻抗越低,防焊厚度越薄,阻抗越高。 12 問:阻抗計算那個工具最方便?答:當(dāng)然是華秋DFM啦!華秋DFM阻抗
    發(fā)表于 01-05 10:50

    PCB設(shè)計示例詳解

    對于兩板來說,由于板層數(shù)量少,已經(jīng)不存在的問題??刂艵MI輻射主要從布線和布局來考慮;單層板和雙層板的電磁兼容問題越來越突出。造成這種現(xiàn)象的主要原因就是因信號回路面積過大,不僅產(chǎn)生了較強(qiáng)的電磁輻射,而且使電路對外界干擾敏感
    發(fā)表于 01-03 15:06 ?278次閱讀

    各種結(jié)構(gòu)PCB圖內(nèi)部架構(gòu)設(shè)計

    今天畫了幾張多層PCB電路板內(nèi)部結(jié)構(gòu)圖,用立體圖形展示各種結(jié)構(gòu)PCB圖內(nèi)部架構(gòu)。
    發(fā)表于 01-02 10:10 ?666次閱讀
    各種<b class='flag-5'>疊</b><b class='flag-5'>層</b><b class='flag-5'>結(jié)構(gòu)</b>的<b class='flag-5'>PCB</b>圖內(nèi)部架構(gòu)設(shè)計

    DDR電路的阻抗設(shè)計!

    為此困擾,這里推薦一款可以一鍵智能計算阻抗自動的工具: 華秋DFM軟件 ,使用其阻抗計算功能
    發(fā)表于 12-25 13:48

    DDR電路的阻抗設(shè)計

    為此困擾,這里推薦一款可以一鍵智能計算阻抗自動的工具: 華秋DFM軟件 ,使用其阻抗計算功能
    發(fā)表于 12-25 13:46

    PCB設(shè)計的排布原則和常用層疊結(jié)構(gòu)知識

    確定多層PCB板的層疊結(jié)構(gòu)需要考慮較多的因素。從布線方面來說,層數(shù)越多越利于布線,但是制板成本和難度也會隨之增加。對于生產(chǎn)廠家來說,層疊結(jié)構(gòu)對稱與否是PCB板制造時需要關(guān)注的焦點(diǎn),所以
    發(fā)表于 11-22 15:29 ?715次閱讀

    PCB設(shè)計中的原則

    在進(jìn)行多層PCB的設(shè)計時,PCB的層疊是其中一個非常重要的環(huán)節(jié),層疊的好壞對于產(chǎn)品的性能有直接的影響,下面我們將為大家梳理一下多層板層疊的一些基本原則。 首先,我們需要滿足信號與地層相鄰
    的頭像 發(fā)表于 11-13 07:50 ?1427次閱讀
    <b class='flag-5'>PCB</b>設(shè)計中的<b class='flag-5'>疊</b><b class='flag-5'>層</b>原則

    PCBA電路板經(jīng)典設(shè)計多為偶數(shù)的原因

    在smt貼片工廠中從設(shè)計的PCB可以發(fā)現(xiàn),經(jīng)典的設(shè)計幾乎都是偶數(shù)而不是奇數(shù)
    的頭像 發(fā)表于 11-08 10:07 ?429次閱讀

    6PCB設(shè)計指南

    4PCB上的空間用完后,就該升級到6電路板了。額外的可以為更多的信號、額外的平面對或?qū)w的混合提供空間。如何使用這些額外的并不重要,
    發(fā)表于 10-16 15:24 ?2013次閱讀
    6<b class='flag-5'>層</b><b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設(shè)計指南

    如何正確的對PCB進(jìn)行構(gòu)建

    只有使用正確的PCB進(jìn)行構(gòu)建,高速設(shè)計才能成功運(yùn)行。您的必須正確布置電源和接地層,為信號分配足夠的
    的頭像 發(fā)表于 10-05 16:12 ?838次閱讀
    如何正確的對<b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>進(jìn)行構(gòu)建