同或門標(biāo)準(zhǔn)邏輯符號

同或門

同或門（XNOR gate或equivalence gate）也稱為異或非門，是一種邏輯門電路。同或門的特點(diǎn)是當(dāng)兩個輸入信號相同時，輸出為低電平；當(dāng)兩個輸入信號不同時，輸出為高電平。在實(shí)際應(yīng)用中，同或門常常用于實(shí)現(xiàn)兩個信號的相同性檢測，例如比較兩個數(shù)字是否相等。在數(shù)字邏輯電路中，同或門可以由異或門和與門組合而成。

同或門的符號為“⊕”，表示兩個輸入的異或運(yùn)算。同或門在邏輯學(xué)里又稱為“雙條件”，或稱為“當(dāng)且僅當(dāng)”（if and only if）。所有輸入信號都相同時才輸出真，只要有一個以上不相同時就輸出假，也就是異或門的反面。

同或門在電路設(shè)計(jì)中常常用于實(shí)現(xiàn)兩個信號的相同性檢測，例如比較兩個數(shù)字是否相等。在實(shí)際應(yīng)用中，同或門可以用于實(shí)現(xiàn)數(shù)據(jù)校驗(yàn)和差錯檢測。在通信領(lǐng)域中，同或門可以用于實(shí)現(xiàn)數(shù)據(jù)校驗(yàn)和差錯檢測；在計(jì)算機(jī)領(lǐng)域中，異或門可以用于實(shí)現(xiàn)數(shù)據(jù)的位操作和加密解密等算法。

圖中給出了同或門(XNOR)的標(biāo)準(zhǔn)邏輯符號。

與異或門一樣，也只有兩個輸入端，同或門輸出端的小圓圈說明輸出結(jié)果跟異或門輸出相反，當(dāng)輸入的兩個電平為相反電平時，同或門輸出低電平。A, B是輸入變量，x是輸出變量，同或運(yùn)算可以描述如下:

對于同或門而言，當(dāng)輸入A為低電平，輸入B為高電平，或者輸入A為高電平，輸入B為低電平時，輸出為低電平；當(dāng)輸入A和B同為低電平或者同為高電平時，輸出為高電平。

圖中給出了同或門四個可能輸入組合及其對應(yīng)的輸出結(jié)果。表中總結(jié)了同或門的運(yùn)算。注意同或門的輸入電平相同時，輸出才為高電平。

異或門的布爾表達(dá)式為：X=A+B

同或門的邏輯表達(dá)式為: X=(A+B)’

異或和同或的邏輯表達(dá)式也可以用與，或及反相運(yùn)算表示:

對于異或門有：X=AB’+A’B

對于同或門有：X=(AB)’+AB

正如對其他門所做的一樣，觀察具有脈沖波形輸入的異或門和同或門運(yùn)算，跟以前一樣，我們在脈沖波形輸入的每個不同的時間間隔上應(yīng)用真值表，圖中給出了異或門的情況，可以看到在時間段t2和t4上，輸入A與B是不同的電平，因此，在這個時間間隔上，輸出為高電平。在t1和t3上，輸入A和B為相同的電平，故輸出為低電平。

異或門還可以做2位模2加法器。回憶之前所學(xué)的進(jìn)制基本運(yùn)算規(guī)則如下: 0+0=0，0+1=1，1+0=1和1+1=10。仔細(xì)觀察異或門的真值表，可以發(fā)現(xiàn)異或門的輸出是兩個輸入位的二進(jìn)制和，如果輸入都為1,則輸出為0,舍棄進(jìn)位1。后面將會學(xué)習(xí)異或門是如何組合起來形成復(fù)雜的加法電路。

審核編輯：黃飛