0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

共模抑制比和邊模抑制比分別是什么意思?有什么區(qū)別?

工程師鄧生 ? 來源:未知 ? 作者:劉芹 ? 2024-02-05 14:55 ? 次閱讀

共模抑制比和邊模抑制比分別是什么意思?有什么區(qū)別?

共模抑制比和邊模抑制比是電子電路設(shè)計中兩個重要的性能指標(biāo)。它們描述了一個電路在輸入信號中存在的共模干擾和邊模干擾下能夠提供的抑制程度。共模抑制比是指電路對輸入信號中的共模干擾的抑制能力,而邊模抑制比是指電路對輸入信號中的邊模干擾的抑制能力。

共模抑制比是用來衡量電路對于共模信號的抑制能力的一個指標(biāo)。共模信號是指兩個輸入信號的公共部分。這個指標(biāo)描述了電路對于輸入信號中的共同幅度變化的抑制程度。當(dāng)一個電路具有較高的共模抑制比時,它能夠更好地抑制輸入中的共模干擾,并保持輸出信號的穩(wěn)定。

邊模抑制比是用來衡量電路對于邊模信號的抑制能力的一個指標(biāo)。邊模信號是指兩個輸入信號的差異部分。這個指標(biāo)描述了電路對于輸入信號中的不同幅度變化的抑制程度。當(dāng)一個電路具有較高的邊模抑制比時,它能夠更好地抑制輸入中的邊模干擾,并保持輸出信號的穩(wěn)定。

共模抑制比和邊模抑制比的區(qū)別在于它們分別關(guān)注不同類型的輸入干擾信號。共模干擾是相同幅度的信號同時作用于兩個輸入端,而邊模干擾是不同幅度的信號作用于兩個輸入端。兩者在電路設(shè)計中都是需要關(guān)注和解決的問題。

要更好地理解共模抑制比和邊模抑制比,我們首先需要了解共模信號和邊模信號的概念以及它們對電路性能的影響。

共模信號來源于電路中的一些不完美因素,例如電源噪聲、地線噪聲、電磁輻射等。當(dāng)這些不完美因素引入電路時,它們可能會同時作用于兩個輸入信號線路,使得兩個輸入信號產(chǎn)生相同的幅度變化。這種共同的變化幅度可能會導(dǎo)致輸出信號的波動,從而降低電路性能。

邊模信號則來源于電路中的一些非線性因素,例如輸入電源的變化、溫度的變化等。這些非線性因素會導(dǎo)致兩個輸入信號線路產(chǎn)生不同的幅度變化。如果電路對這些邊模信號的抑制能力較差,那么輸出信號的穩(wěn)定性會受到影響,從而降低電路的性能。

在電子電路設(shè)計中,共模抑制比和邊模抑制比是兩個很重要的指標(biāo)。它們可以幫助工程師評估電路的性能,并提供指導(dǎo)以優(yōu)化電路設(shè)計。一個具有高共模抑制比和邊模抑制比的電路,可以更好地抑制輸入信號中的干擾,提高輸出信號的質(zhì)量和穩(wěn)定性。

共模抑制比和邊模抑制比可以通過實(shí)際測量來得到。在測量共模抑制比時,我們需要分別輸入一個共模信號和一個差分信號,然后測量輸出信號的差異。在測量邊模抑制比時,我們需要輸入兩個不同幅度的差分信號,然后測量輸出信號在兩個信號幅度變化時的差異。

為了提高共模抑制比和邊模抑制比,工程師可以采取一些設(shè)計措施。例如,使用差分輸入電路可以提高共模抑制比和邊模抑制比。還可以通過電源和地線的隔離來減少共模干擾,通過使用穩(wěn)定的電源和優(yōu)質(zhì)的電容來減少邊模干擾。

總結(jié)起來,共模抑制比和邊模抑制比是電子電路設(shè)計中非常重要的性能指標(biāo)。它們描述了電路對輸入信號中的共模干擾和邊模干擾的抑制能力。共模抑制比關(guān)注輸入信號中相同幅度變化的抑制能力,而邊模抑制比關(guān)注輸入信號中不同幅度變化的抑制能力。工程師可以通過合理的設(shè)計和優(yōu)化來提高這些指標(biāo),以提高電路的性能。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 共模抑制比
    +關(guān)注

    關(guān)注

    3

    文章

    78

    瀏覽量

    15919
  • 共模干擾
    +關(guān)注

    關(guān)注

    4

    文章

    108

    瀏覽量

    17453
收藏 人收藏

    評論

    相關(guān)推薦

    什么是共信號和差信號,光隔離探頭的高共模抑制比什么用?

    信號在傳輸過程中不可避免地會受到各種干擾,本文將探討共信號與差信號的區(qū)別,以及共模抑制比(CMRR)的重要性。我們將解釋這些概念,并展示麥科信的SigOFIT光隔離探頭如何在氮化鎵
    的頭像 發(fā)表于 09-23 14:11 ?284次閱讀
    什么是共<b class='flag-5'>模</b>信號和差<b class='flag-5'>模</b>信號,光隔離探頭的高<b class='flag-5'>共模抑制比</b><b class='flag-5'>有</b>什么用?

    INA128共模抑制比波形失真,是為什么?

    按照圖接法,后面跟0.5~100Hz的貝塞爾帶通濾波器,加入15V的共信號,測INA128共模抑制比波形失真,上部分波形被截去一部分,這是為什么?
    發(fā)表于 09-20 07:36

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比
    發(fā)表于 09-09 07:32

    如何測定儀表放大器的共模抑制比?

    最近需要測定儀表放大器的共模抑制比, 按照:將所有電極連在一起,相對于大地驅(qū)動這些電極。同樣,共抑制的定義是20×log(VOUT/VIN),其中,VIN為共驅(qū)動信號,VOUT為
    發(fā)表于 09-03 08:28

    影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比?

    此電路用來檢測腦電波的信號,性能要求此電路的共模抑制比要達(dá)到不低于80dB,而現(xiàn)在實(shí)測只能達(dá)到67dB,想知道,影響電路共模抑制比的因素有哪些?如何去提高電路的共模抑制比
    發(fā)表于 08-20 07:21

    怎么根據(jù)共模抑制比Kcmr、最大共輸入電壓Vic挑選運(yùn)放?

    怎么根據(jù)共模抑制比Kcmr、最大共輸入電壓Vic挑選運(yùn)放 常見的集成運(yùn)放推薦?
    發(fā)表于 08-19 06:22

    運(yùn)放的共模抑制比和電源抑制比對輸出精度的影響是什么?

    1、很多人用運(yùn)放選共模抑制比越大越好,考慮到成本,我想計算一下理論值到底符不符合,比如我采分流器上的電流±74A,Gain=0.0335,共輸入電壓5V,電流精度要滿足0.05%,假如運(yùn)放
    發(fā)表于 08-15 07:43

    INA199A1共模抑制比低了是什么原因?qū)е碌模?/a>

    ,10V共電壓也就產(chǎn)生0.1mV的電壓誤差而已。 為了排除單板的問題,換了一片其它廠商的P2P兼容芯片,0V共輸出電壓為0,10V時輸出電壓大約0.5mV,去掉分壓電阻貢獻(xiàn)的0.5mV,共模抑制比
    發(fā)表于 08-13 07:29

    求助,關(guān)于INA333共模抑制比問題求解

    50Hz的共信號(相對REF),我該怎么判斷共模抑制比的大小才合理? 問題三:如果我對1.65V產(chǎn)生的共信號進(jìn)行軟件校準(zhǔn)清零,再疊加1V 50Hz的共信號(相對REF)上去,測
    發(fā)表于 08-05 06:27

    消除共噪聲的秘密武器-共模抑制比

    一、什么是共模抑制比?共模抑制比(CMRR)是衡量放大器對共信號抑制能力的一個關(guān)鍵指標(biāo),是用來描述設(shè)備抵御共信號影響的能力。共
    的頭像 發(fā)表于 06-04 08:10 ?2949次閱讀
    消除共<b class='flag-5'>模</b>噪聲的秘密武器-<b class='flag-5'>共模抑制比</b>

    同相比例放大器為什么對共模抑制比要求高?運(yùn)放的共模抑制比如何仿真?

    信號的共部分(即兩個輸入信號的相同部分)。對于同相比例放大器來說,共模抑制比是一個重要的性能指標(biāo)。在本文中,我們將詳細(xì)討論為什么同相比例放大器對共模抑制比要求高,并介紹如何在仿真中評估運(yùn)放的
    的頭像 發(fā)表于 01-26 14:42 ?1433次閱讀

    怎么測定AD8227的共模抑制比?

    用到AD8227這款芯片,感覺共模抑制比有點(diǎn)低,請問怎么測定這個參數(shù),我試過:將所有電極連在一起,相對于大地驅(qū)動這些電極。同樣,共抑制的定義是20×log(VOUT/VIN),其中,VIN為共
    發(fā)表于 11-21 06:24

    運(yùn)放的共模抑制比什么作用?共模抑制比比較高的運(yùn)放有哪些?。?/a>

    運(yùn)放的共模抑制比什么作用?共模抑制比比較高的運(yùn)放有哪些啊? 共模抑制比(Common Mode Rejection Ratio,CMRR)是一個衡量運(yùn)放的性能的重要指標(biāo),表示運(yùn)放在
    的頭像 發(fā)表于 11-20 16:35 ?1742次閱讀

    求助,關(guān)于儀表運(yùn)放共模抑制比的問題

    如圖所示,下面是一個交流耦合放大電路,在電路的差分輸入端輸入差(100uV,10Hz)和共信號(10V,10Hz),進(jìn)行電路的共模抑制比(CMRR)測試,測試發(fā)現(xiàn): 1、差分信號從INS+
    發(fā)表于 11-17 09:09

    儀表放大器AD620的共輸入范圍超過電源電壓會影響共模抑制比嗎?

    儀表放大器AD620的共輸入范圍超過電源電壓,會影響共模抑制比嗎?比如AD620采用正負(fù)5V電源供電,放大倍數(shù)為10倍,測試時共輸入范圍為7.07V / 100Hz,會影響共模抑制比
    發(fā)表于 11-15 06:49