FPGA處理編碼信號進行毛刺濾波的方法實現(xiàn)

一、前言

在利用處理編碼信號時，一般在較為理想的環(huán)境下可以很方便進行計算，判斷等。但是由于有時候受到電磁干擾等環(huán)境因素，會導致編碼信號產(chǎn)生毛刺等，這時候如果不對編碼信號進行預處理而是直接進行邊緣判斷等操作則極容易導致錯誤，所以需要提前對編碼信號進行濾波。

二、濾波算法

其算法思想也容易理解：如果有電平跳變，則立即進行計數(shù)，如果計數(shù)值超過設定閾值，則電平跳轉(zhuǎn)有效，否則依然保持原電平不變。另外如果在計數(shù)時又發(fā)生電平跳轉(zhuǎn)，則重新進行計數(shù)。濾波算法跳轉(zhuǎn)圖如下：

三、代碼設計

首先我們需要確定編碼信號的毛刺信號大概時間寬度為多少，這樣我們才能設置閾值進行濾波。以Altera芯片設計為例，可以利用SigalTapII嵌入式邏輯觀測毛刺的時間寬度。

這樣設計代碼如下即可實現(xiàn)濾波效果：

module encoder_filter (

input clk,

input A, //原始編碼信號A

output reg A_f, //濾波后的編碼信號A_f

output led, //觀測程序是否燒錄成功

output samp_clk_20us //SigalTapII中采樣時鐘

);

pll_ippll_ip_inst ( //調(diào)用PLL_IP

.inclk0 ( clk ),

.c0 ( samp_clk_20us )

);

parameter [11:0] Cnt_20us=12'd1000; //20us/20ns=1000; //毛刺的脈寬不會大于20us

parameter [1:0] S0 = 2'b00, S1 = 2'b01, S2 = 2'b10, S3 = 2'b11;

reg [1:0] state; //當前狀態(tài)

reg [2:0] A_delay; //延遲打拍

reg [11:0] count; //電平跳轉(zhuǎn)計數(shù)

reg last_level; //A的上一個電平狀態(tài)

reg A_sig_pos;

reg A_sig_neg;

reg [7:0] reset_counter=8'd0;

always@(posedge clk) //軟件不發(fā)復位信號，FPGA自己產(chǎn)生，邏輯加載起來后馬上自己復位一次。

begin

if (reset_counter != 8'h59 )

reset_counter <= reset_counter + 8'h1;??

end

reg n_rst;

always@(posedge clk) //軟件不發(fā)復位信號，F(xiàn)PGA自己產(chǎn)生，邏輯加載起來后馬上自己復位一次。

begin

if((reset_counter > 8'd1)&&(reset_counter < 8'd6))

n_rst <= 1'b0;? ? ?

else

n_rst <= 1'b1;

end

assign led=1'b0;

always @(posedge clk or negedge n_rst ) //將外部a信號進行時鐘同步

begin

if(n_rst==1'b0)

A_delay <=2'b00;

else

A_delay <={A_delay[1:0],A};

end

wire A_risingedge=(A_delay[2:1]==2'b01);

wire A_fallingedge=(A_delay[2:1]==2'b10);

always @(posedge clk or negedge n_rst )

begin

if(n_rst==1'b0)

begin

state<= S0;

count<=12'b0;

last_level<=1'b0;

A_sig_neg<=1'b0;

A_sig_pos<=1'b0;

end

else

case(state)

S0://空閑狀態(tài)，判斷電平是否變化

begin

if(A_risingedge||A_fallingedge)

begin

state<= S1;

count<=12'b0;

last_level<=A_delay[2];

end

end

S1://計數(shù)狀態(tài)

begin

if(A_delay[2]==A_delay[1])

if(count==Cnt_20us)//判斷計數(shù)是否達到20us

begin

count<=12'b0;

state<= S2;

end

else

count<=count+1'b1;

else

count<=12'b0;

end

S2://判決狀態(tài)

begin

state<= S3;

if(!last_level&&A_delay[1])//確定是由低電平---->高電平

begin

A_sig_pos<=1'b1;

A_sig_neg<=1'b0;

end

else if(last_level&&!A_delay[1])//確定是由高電平---->低電平

begin

A_sig_neg<=1'b1;

A_sig_pos<=1'b0;

end

else

begin

A_sig_neg<=1'b0;

A_sig_pos<=1'b0;

end

end

S3:

begin

state<= S0;

count<=12'b0;

end

default:

begin

state<= S0;

count<=12'b0;

end

endcase

end

always @(posedge clk or negedge n_rst )

begin

if(n_rst==1'b0)

A_f<=1'b0;

else if(A_sig_pos==1'b1)

A_f<=1'b1;

else if(A_sig_neg==1'b1)

A_f<=1'b0;

else

A_f<=A_f;

end

endmodule

值得注意的是：

1、需要根據(jù)實際毛刺Cnt_20us的時間寬度改變閾值

2、在程序使用了軟復位，由于未設置按鍵這種異步復位，就實際程序隨板子上電后在主時鐘下進行軟件同步復位。

審核編輯：劉清