hierarchy partition后，為何maia_cpu做floorplan時(shí)候不見(jiàn)pin?
12nm 2.5GHZ A72訓(xùn)練營(yíng)有學(xué)員問(wèn)：hierarchy partition后，為何maia_cpu做floorplan時(shí)候不見(jiàn)pin?
答：小編首先聯(lián)想到partition是否將pin push下去，我們可以debug一下，回到maia_topdown/work目錄下，invs打開MAIA命令如下：
restoreDesign../data/floorplan.enc.dat/ MAIA
執(zhí)行命令：checkPinAssignment
執(zhí)行命令：checkPinAssignment-ptn maia_cpu
可以發(fā)現(xiàn)，pin是沒(méi)有擺放成功的，所以請(qǐng)大家嚴(yán)格按照服務(wù)器腳本命令執(zhí)行。
審核編輯：劉清
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
PIN
+關(guān)注
關(guān)注
1文章
303瀏覽量
24174
原文標(biāo)題：做PR必須掌握Hierarchy
文章出處：【微信號(hào)：全棧芯片工程師，微信公眾號(hào)：全棧芯片工程師】歡迎添加關(guān)注！文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
為何import change的時(shí)候沒(méi)加封裝也不報(bào)錯(cuò)？
為何用***做PCB。import change的時(shí)候沒(méi)加封裝也不報(bào)錯(cuò)？求助下。。多謝各位
發(fā)表于 11-29 13:36
新人求助--為何做了機(jī)器人走的時(shí)候會(huì)抖動(dòng)
看到網(wǎng)上那些機(jī)器人的動(dòng)作都是那么的流暢。為何自己做的機(jī)器人走路的時(shí)候就抖動(dòng)的很厲害。抖動(dòng)產(chǎn)生的原因是什么？怎樣消除這些抖動(dòng)??？求解-{:11:}
發(fā)表于 09-02 15:15
使用層次式電路時(shí)，發(fā)現(xiàn)Descend Hierarchy是灰色的，不可選
使用層次式電路時(shí)，發(fā)現(xiàn)Descend Hierarchy是灰色的，不可選，但是我的Implementation是設(shè)置過(guò)的，Descend Hierarchy還是灰色的，這是為什么??？求高手解答
發(fā)表于 11-15 17:00
Design Partition/Create Partition命令
allegro16.5怎么找不到Place/Design Partition/Create Partition命令
發(fā)表于 01-24 22:29
關(guān)于Quartus II 錯(cuò)誤報(bào)告Error (171173): Node from partition Top cannot preserve previous placement at PIN_P8 and honor the location assigment to PIN_F8
問(wèn)題：在修改分配管腳后總是出現(xiàn)下面這個(gè)錯(cuò)誤報(bào)告，編譯不過(guò)。Error (171173): Node rs232_tx from partition Top cannot preserve
發(fā)表于 11-04 21:13
為什么Altium Designer16拼板智能粘貼陣列時(shí)候滴淚消失不見(jiàn)了？
Altium designer16做拼板，在智能粘貼使用陣列時(shí)候滴淚消失不見(jiàn)了，不知為何
發(fā)表于 09-16 04:17
為何EX1_FLASH移植的時(shí)候總出現(xiàn)錯(cuò)誤提示呢？
為何 EX1_FLASH 移植的時(shí)候總出現(xiàn)如下錯(cuò)誤提示，請(qǐng)問(wèn)是哪里出錯(cuò)了Error : C2933E: type disagreement for 'OSTaskStkInit'Os_cpu_c.c line 70
發(fā)表于 02-27 10:19
為何EX1_FLASH移植的時(shí)候總出現(xiàn)錯(cuò)誤提示呢？
為何 EX1_FLASH 移植的時(shí)候總出現(xiàn)如下錯(cuò)誤提示,請(qǐng)問(wèn)是哪里出錯(cuò)了Error : C2933E: type disagreement for 'OSTaskStkInit'Os_cpu_c.c line 70
發(fā)表于 02-27 10:20
Maxplus2使用技巧—使用floorplan(底層編輯)
What is the FloorplanIt is use to control the placement of your design logic–to increase
發(fā)表于 09-12 09:54
?0次下載
Allegro Partition 并行設(shè)計(jì)指南
Allegro Partition 并行設(shè)計(jì)指南:Allegro產(chǎn)品包中Allegro Partitioning Option PA3410是一種用于PCB團(tuán)隊(duì)合作設(shè)計(jì)的功能模塊，它可將一塊復(fù)雜PCB板分成多個(gè)簡(jiǎn)單的PCB板，通過(guò)團(tuán)隊(duì)合作設(shè)計(jì)，合并設(shè)
發(fā)表于 04-05 06:26
?0次下載
CPU為何只用硅做，而不用能耗更低的鍺？
硅用來(lái)做CPU，是因?yàn)樗膬?yōu)點(diǎn)太多，而缺點(diǎn)都是可克服的。鍺雖然也有優(yōu)點(diǎn)（比如開啟電壓、載流子遷移率），但它的幾個(gè)缺點(diǎn)是很難克服的。
發(fā)表于 12-14 14:59
?7081次閱讀
為什么CPU供電接口會(huì)發(fā)展到4+8pin這樣的規(guī)格
目前主流的PC主板上至少會(huì)配置兩種供電接口，一種是24pin主供電接口，另一個(gè)則是CPU供電接口。與前者相對(duì)固定的形態(tài)相比，后者的配置就比較變化多端了，早期的標(biāo)準(zhǔn)配置是4pin接口，8pin
進(jìn)行design partition時(shí)，為什么推薦使用register out的方式
在進(jìn)行design partition時(shí)，相比register in更推薦register out，請(qǐng)問(wèn)為什么呢？如果前后兩個(gè)模塊時(shí)鐘域不同，register in會(huì)有什么問(wèn)題？
微軟發(fā)布自研AI芯片——Azure Maia100
Azure Maia 是一款A(yù)I 加速器芯片，用于OpenAI 模型、ChatGPT、Bing、GitHub Copilot 等AI 工作負(fù)載，Azure Maia 100 則是該系列第一代產(chǎn)品，采取5 納米制程生產(chǎn)。
發(fā)表于 11-17 11:49
?366次閱讀
工商網(wǎng)監(jiān)
評(píng)論