PCB 中的電源平面諧振分析

在兩個(gè)導(dǎo)電平面之間傳播的電磁波會(huì)激發(fā)平行板波導(dǎo)諧振。

在 PCB 的電源分配網(wǎng)絡(luò) (PDN) 中，平行平面結(jié)構(gòu)內(nèi)部會(huì)激發(fā)諧振，從而導(dǎo)致電路板邊緣出現(xiàn)強(qiáng)輻射。

這些諧振通常在 GHz 范圍內(nèi)，在 PCB 中的 PDN 阻抗譜或帶有近場探頭的示波器上會(huì)有所顯示。

我們習(xí)慣從電路圖和等效電路的角度來分析電子系統(tǒng)，但這種思路最終會(huì)遇到阻礙，我們必須考慮到實(shí)際電子系統(tǒng)的高頻特性。在實(shí)際的 PCB 中，電信號的傳播特性將在系統(tǒng)行為中發(fā)揮主導(dǎo)作用，其中包括像直流電源分配這種簡單的現(xiàn)象。直流電并非真正的直流電，會(huì)在 PCB 中激發(fā)強(qiáng)烈的諧振，由集成電路引入電路板的直流電更是如此。

每塊高速 PCB 都有電源平面和接地平面，電磁波傳播會(huì)激發(fā)平面諧振。

PCB 中的電源平面和接地平面布置是整個(gè)電路板電源分配的基礎(chǔ)，它們需要為器件提供穩(wěn)定的電源。實(shí)際上，任何電路板都會(huì)產(chǎn)生重要的瞬態(tài)效應(yīng)，而電路板中的平面層結(jié)構(gòu)作用很大，可以決定極高頻率下的輻射頻譜。這就是電源平面諧振分析的用武之地，該分析有助于了解 PDN 電路描述的局限性，也能幫助我們判斷在何時(shí)需要從波導(dǎo)行為的角度考慮平面布置。

1

電源平面諧振分析

觀察一下 PCB 中 PDN 的阻抗圖就會(huì)發(fā)現(xiàn)，在高頻時(shí)會(huì)出現(xiàn)一些諧振行為。根據(jù)電路板的結(jié)構(gòu)和尺寸，這些頻率一般在 GHz 范圍內(nèi)，或者更高。當(dāng) PCB 中的電源平面和接地平面重疊時(shí)，它們所形成的結(jié)構(gòu)會(huì)構(gòu)成一個(gè)半開放的平行板波導(dǎo)，該波導(dǎo)具有一些明顯的諧振。下圖的示例展示了在 PCB 上測得的 PDN 阻抗譜，其中包括在高頻下可以看到的諧振。

在 PDN 輸入端測得的 PDN 阻抗譜示例，500 MHz 以上可見平面諧振。

PCB 中所有的實(shí)際電源平面布置都有一些諧振，這些諧振可通過結(jié)構(gòu)中的電磁波傳播輻射而激發(fā)。PDN 中所有的諧振都可以通過考慮系統(tǒng)結(jié)構(gòu)來計(jì)算，系統(tǒng)結(jié)構(gòu)看起來與平行板波導(dǎo)非常相似。雖然我們可能會(huì)認(rèn)為 PDN 的行為與平行板波導(dǎo)完全相同，但實(shí)際上我們得出的只是一個(gè)近似值；在 PCB 平面之間穿過該區(qū)域的所有其他導(dǎo)體都會(huì)改變諧振頻率，使其與平行板波導(dǎo)的計(jì)算值不同。此外，PDN 的有限跨度將決定結(jié)構(gòu)中的諧振，從而將平行板波導(dǎo)諧振更改為空腔諧振。

對于尺寸為 a 和 b 的電路板，電源平面和接地平面之間的間距為 h，則諧振頻率為：

一般空腔諧振器的諧振頻率，假設(shè)諧振器為矩形結(jié)構(gòu)。

雖然上述公式并非普遍適用于每種 PDN 結(jié)構(gòu)，但它為我們提供了最低階 PDN 諧振的近似值。最低階 PDN 阻抗的典型值從 100 MHz 到 1 GHz 以上不等，具體取決于電路板的尺寸和結(jié)構(gòu)中平面之間的間距。

芯片也有自己的 PDN，因此按照邏輯推理，它也會(huì)表現(xiàn)出一些諧振，可能會(huì)被電路板電源軌上傳入的瞬態(tài)振蕩所激發(fā)。然而，由于芯片及其 PDN 的幾何形狀，情況并非如此（極高頻率下除外）。

2

從電路板過渡到芯片

當(dāng)電源的入射波撞擊到芯片上之后，芯片電源軌上測得的電壓將與電路板電源軌上測得的電壓大不相同。集成電路的電源軌與裸片上的接地平面之間的間距要小得多，因此電源平面諧振的頻率要高得多。

下圖是以三種不同方式測量 PDN 阻抗的仿真示例。藍(lán)色曲線顯示的是 CMOS 集成電路在芯片主電源軌上測量的典型 PDN 阻抗曲線。這是直接在裸片上測量的曲線類型，經(jīng)過了任何無源調(diào)節(jié)部分；請注意，其中不包括因鍵合線或引線框架而產(chǎn)生的引腳封裝電感。將該曲線與電路板阻抗平行對比，假定電路板阻抗為強(qiáng)去耦，在 10 kHz 以上具有相對平坦的阻抗。紅色曲線表示這兩個(gè)阻抗的平行等效值。

芯片 + 電路板封裝的總阻抗（紅色曲線）。請注意，裸片上看不到高阻抗諧振。

在此示例中，總阻抗在約 100 MHz 處出現(xiàn)反諧振，但相對較弱，只有 1 歐姆左右。曲線的其余部分非常平坦，在低頻時(shí)與電路板的低阻抗部分重疊，在高頻時(shí)與芯片的 PDN 阻抗重疊。芯片 PDN 也存在高阻抗諧振/反諧振對，但頻率很高，在上述窗格中看不到。PDN 上芯片電容的存在也有助于使芯片上測得的總阻抗保持在較低水平。

舉個(gè)簡單的例子，我們可以比較電路板和芯片最低階波導(dǎo)模式的阻抗。在上述示例中，電路板的最低階諧振僅為 2 GHz；如果我們假設(shè)裸片上的電源軌到接地平面的距離僅比芯片尺寸約為 1 cm2 的 PCB 上的距離小 10 倍，那么芯片 PDN 中的最低階諧振將超過 20 GHz。不應(yīng)使用電路模型來計(jì)算集成電路或電路板 PDN 這類復(fù)雜結(jié)構(gòu)中的確切諧振頻率。此類諧振最好使用場求解器應(yīng)用來確定，該應(yīng)用可直接從物理 layout 中提取數(shù)據(jù)。

Cadence 的 PCB 設(shè)計(jì)和分析軟件可用于對電路板和電路行為進(jìn)行仿真，將其作為電源平面諧振分析的一部分。然后，我們可以在任何建模應(yīng)用中使用自己的數(shù)據(jù)來計(jì)算互譜密度和分析信號行為。

Cadence 的新一代 Sigrity X 解決方案重新定義了 SI 和 PI 分析，將性能提高了 10 倍，同時(shí)保持了 Sigrity工具一貫的準(zhǔn)確性。Sigrity X 工具套件解決了當(dāng)今 5G 通信、汽車、超大規(guī)模計(jì)算以及航空航天和國防工業(yè)領(lǐng)域前沿技術(shù)專家所面臨的系統(tǒng)級仿真的規(guī)模和可擴(kuò)展性挑戰(zhàn)。它配備了強(qiáng)大的系統(tǒng)級分析仿真引擎，旗艦產(chǎn)品 Clarity 3D Solver 更采用了創(chuàng)新的大規(guī)模分布式架構(gòu)。