Cadence數(shù)字和定制/模擬流程在Intel 18A工藝技術(shù)上通過認證

Cadence 數(shù)字和定制/模擬流程在 Intel 18A 工藝技術(shù)上通過認證。Cadence設(shè)計 IP 支持 Intel 代工廠的這一節(jié)點，并提供相應(yīng)的制程設(shè)計套件（PDK），用于加速一系列應(yīng)用的開發(fā)，包括低功耗消費電子、高性能計算（HPC）、人工智能和移動計算設(shè)計。現(xiàn)在，客戶可以使用能夠立即投產(chǎn)的 Cadence 設(shè)計流程和設(shè)計 IP，實現(xiàn)設(shè)計目標(biāo)并加快產(chǎn)品上市。

“Intel 代工廠能夠與 Cadence 擴大合作，共同為關(guān)鍵市場提供尖端的 Intel 18A 工藝技術(shù)，我們?yōu)榇烁械椒浅s幸，”Intel 代工廠產(chǎn)品與設(shè)計生態(tài)系統(tǒng)副總裁兼總經(jīng)理 Rahul Goyal 說道，“我們將利用 Cadence 業(yè)界一流的 IP 組合、AI 賦能的設(shè)計技術(shù)和先進的封裝解決方案，助力客戶采用 Intel 代工廠更先進的工藝技術(shù)，開發(fā)大批量、高性能、高能效的 SoC 產(chǎn)品。Cadence 支持我們的 IDM2.0 策略以及 Intel 代工廠的生態(tài)系統(tǒng)，是我們不可替代的合作伙伴?！?/p>

“Cadence 研發(fā)團隊與 Intel 代工廠攜手合作，認證了其 Intel 18A 工藝和EMIB先進封裝技術(shù)的流程，為客戶提供一流的SoC（系統(tǒng)級芯片）和芯片系統(tǒng)設(shè)計能力，推動開發(fā)更先進的人工智能、高性能計算和高級移動應(yīng)用，“Cadence高級副總裁兼戰(zhàn)略及市場開發(fā)事業(yè)部總經(jīng)理 Nimish Modi 表示，“我們的客戶可以信心十足地進行設(shè)計，因為他們知道 Cadence 的工具和 IP 已針對 Intel 代工廠經(jīng)過優(yōu)化，可確?？蛻魧崿F(xiàn)每瓦最高性能，滿足更苛刻的設(shè)計要求?！?/p>

Intel 18A 數(shù)字全流程

完整的 AI 驅(qū)動的 Cadence RTL-to-GDS 流程已通過認證并優(yōu)化，可與 Intel 18A 技術(shù)無縫配合，幫助客戶實現(xiàn)功耗、性能和面積（PPA）目標(biāo)。該流程包含一系列可靠且強大的解決方案，如 Cadence 的 GenusSynthesis Solution、InnovusImplementation System、Quantus Extraction Solution、Quantus Field Solver、TempusTiming Solution、PegasusVerification System、LiberateCharacterization 以及 VoltusIC Power Integrity Solution。

Intel 18A 定制/模擬流程

Cadence VirtuosoStudio、集成的 SpectrePlatform 以及 Voltus-XFi 定制電源完整性解決方案均已通過 Intel 18A 認證。

Virtuoso Studio 與 Innovus Implementation System 集成，為混合信號設(shè)計提供了一套完整的實現(xiàn)方法。此外，Virtuoso Studio 可在 Intel 18A 工藝上提供高效的設(shè)計和版圖實現(xiàn)。它集成了許多先進的功能，包括：電路和良率優(yōu)化、可靠性分析、自動化器件和標(biāo)準(zhǔn)單元布局與布線（P&R）、器件編輯輔助功能（包括器件陣列和填充）、集成電遷移及電壓降檢查、集成簽核質(zhì)量的寄生參數(shù)提取，以及使用 Virtuoso InDesign DRC 實現(xiàn)的集成式簽核質(zhì)量級物理驗證功能。

Intel 18A 設(shè)計 IP

Cadence 為 Intel 18A 技術(shù)設(shè)計的 IP 支持高性能計算（HPC）以及人工智能/機器學(xué)習(xí)（AI/ML）應(yīng)用，包括企業(yè)級 PCI Express（PCIe）6.0 和Compute Express Link（CXL）；LPDDR5X/5 8533Mbps 的多標(biāo)準(zhǔn) PHY 支持多樣化的存儲應(yīng)用，UCIe用于提升多芯片系統(tǒng)封裝集成能力，以及 112G 超長距離 SerDes 用于提供卓越的比特誤碼率（BER）性能。