介紹一個(gè)IC設(shè)計(jì)錯(cuò)誤案例：可讀debug寄存器錯(cuò)誤跨時(shí)鐘

本文將介紹一個(gè)跨時(shí)鐘錯(cuò)誤的案例如圖所示，phy_status作為一個(gè)多bit的phy_clk時(shí)鐘域的信號(hào)，需要輸入csr模塊作為一個(gè)可讀狀態(tài)寄存器，目的是方便debug，而csr模塊是sys_clk時(shí)鐘域，此時(shí)phy_status需要進(jìn)行跨時(shí)鐘，得到sys_clk時(shí)鐘域的phy_status_sync送到csr模塊。

phy_rst_n是由上電復(fù)位釋放模塊產(chǎn)生的phy_clk時(shí)鐘域的復(fù)位信號(hào)，在上電處理流程的初期phy_rst_n一直是0，處于復(fù)位狀態(tài)，上電解復(fù)位流程進(jìn)行到一定階段后才會(huì)將phy_rst_n置為1。

? ? ? ? ?

ip_bus_sync跨時(shí)鐘模塊接口信號(hào)如下： 本模塊的特點(diǎn)就是只有輸入數(shù)據(jù)，沒有vld信號(hào)。

phy_clk作為源時(shí)鐘（i_src_clk），而phy_rst_n作為源時(shí)鐘域復(fù)位信號(hào)（i_src_rst_n）。

sys_clk作為目的時(shí)鐘（i_dst_clk），而sys_rst_n作為源時(shí)鐘域復(fù)位信號(hào)（i_dst_rst_n）。

NOTE: 需要注意的是在在源時(shí)鐘復(fù)位phy_rst_n為0時(shí)，輸出的o_dst_dout（phy_status_sync）是跨時(shí)鐘模塊Ip_bus_sync的復(fù)位值（每bit都是0）

錯(cuò)誤設(shè)計(jì)：設(shè)計(jì)中將phy_status作為一個(gè)可讀狀態(tài)寄存器，本意是想在上電解復(fù)位流程出現(xiàn)異常的時(shí)候，能夠讀出phy_status的數(shù)值，從而進(jìn)行分析上電流程異常的原因。而在部分場景中，一旦phy_rst_n沒有從0跳變成1時(shí)，此時(shí)phy_status_sync為0，無法獲取phy_status的真實(shí)數(shù)值 。

正確設(shè)計(jì)：本文場景中應(yīng)該采用無復(fù)位的跨時(shí)鐘模塊進(jìn)行實(shí)現(xiàn)，如果存在可用的無復(fù)位多bit跨時(shí)鐘模塊，可以直接采用，否則可以考慮采用多個(gè)無復(fù)位的bit跨時(shí)鐘模塊實(shí)現(xiàn)。雖然采用多個(gè)無復(fù)位的bit跨時(shí)鐘模塊實(shí)現(xiàn)多bit跨時(shí)鐘可能存在重匯聚問題，但是此場景中，一旦出現(xiàn)上電解復(fù)位異常，phy_status信號(hào)通常是處于穩(wěn)定狀態(tài)，多bit跨時(shí)鐘重匯聚問題將不會(huì)存在。

審核編輯：劉清