西安紫光國芯引領(lǐng)創(chuàng)新，SeDRAM?技術(shù)突破存儲瓶頸

2024年3月17日至18日，集成電路科學(xué)技術(shù)大會2024（CSTIC 2024）在上海國際會議中心舉辦。CSTIC由SEMI和IEEE-EDS聯(lián)合主辦，是中國規(guī)模最大、最全面的年度半導(dǎo)體技術(shù)會議。西安紫光國芯半導(dǎo)體股份有限公司副總裁左豐國在會上發(fā)表了《用SeDRAM技術(shù)在芯片級突破存儲墻》的精彩演講，重點介紹了堆疊嵌入式DRAM技術(shù)以及公司利用該技術(shù)在AI時代突破“存儲墻”問題的芯片級解決方案。

隨著AI技術(shù)的迅猛發(fā)展，特別是在大模型進入應(yīng)用落地的近幾年，行業(yè)對于算力芯片性能提升的需求急劇攀升。從系統(tǒng)的角度，西安紫光國芯也看到，算力芯片搭配的存儲系統(tǒng)已成為制約其性能發(fā)揮的關(guān)鍵瓶頸，可以說，AI時代的“存儲墻”問題愈發(fā)凸顯。

SeDRAM技術(shù)可提供芯片內(nèi)每秒數(shù)十TB的內(nèi)存訪問帶寬

西安紫光國芯堆疊嵌入式DRAM技術(shù)（SeDRAM）可為算力芯片提供每秒數(shù)十TB的內(nèi)存訪問帶寬，同時容量最高可達(dá)數(shù)十GB。SeDRAM技術(shù)是利用異質(zhì)集成（Hybrid Bonding）工藝將DRAM存儲陣列晶圓和邏輯晶圓做3D堆疊，實現(xiàn)金屬層直接互連，相比傳統(tǒng)HBM或DDR內(nèi)存方案去掉了PHY-PHY互連結(jié)構(gòu)，從而實現(xiàn)兩者之間的超大帶寬、超低功耗和低延遲的數(shù)據(jù)互連。

左豐國表示：“西安紫光國芯從2013年開始開發(fā)堆疊嵌入式DRAM技術(shù)，2019年公司SeDRAM技術(shù)產(chǎn)品化研發(fā)成功，我們一直在這項技術(shù)上進行持續(xù)的技術(shù)創(chuàng)新和投入。公司看重的，正是這項技術(shù)在AI和大算力時代解決存儲墻問題的巨大潛力。我們也很高興地看到，SeDRAM技術(shù)已經(jīng)被用在了一些極致高性能算力芯片的設(shè)計中。” 西安紫光國芯SeDRAM技術(shù)處于行業(yè)領(lǐng)先水平。過去幾年，數(shù)十款搭載西安紫光國芯SeDRAM技術(shù)的芯片產(chǎn)品已完成研發(fā)或?qū)崿F(xiàn)量產(chǎn)出貨，其應(yīng)用落地案例數(shù)量在行業(yè)內(nèi)遙遙領(lǐng)先。值得一提的是，目前最新的第三代SeDRAM技術(shù)可提供每秒數(shù)十TB的訪存帶寬和數(shù)十GB的內(nèi)存容量，是專門為AI、HPC等應(yīng)用場景設(shè)計打造的高性能存儲方案。

SeDRAM技術(shù)的應(yīng)用前景和優(yōu)勢

在演講及提問環(huán)節(jié)，西安紫光國芯SeDRAM技術(shù)方案的應(yīng)用前景和優(yōu)勢引起了與會嘉賓的極大興趣和熱烈反響。

應(yīng)用SeDRAM技術(shù)方案的芯片在設(shè)計上完全兼容經(jīng)典的芯片開發(fā)流程。在邏輯芯片的開發(fā)過程中，SeDRAM相關(guān)的IP組件作為常規(guī)的IP模塊被設(shè)計集成，產(chǎn)品芯片開發(fā)人員完全可以按照典型的芯片開發(fā)流程完成所有的設(shè)計工作。我們也看到，SeDRAM技術(shù)方案正在越來越容易、越來越靈活的被集成到各類不同的芯片設(shè)計中。此外，憑借多年來在數(shù)十個3D芯片上成功的工程實踐經(jīng)驗，西安紫光國芯能夠最大程度地幫助客戶快速實現(xiàn)設(shè)計收斂，控制產(chǎn)品研發(fā)風(fēng)險。

此次CSTIC 2024大會的成功舉辦，不僅為業(yè)內(nèi)企業(yè)提供了一個交流合作的平臺，也展示了中國在半導(dǎo)體技術(shù)領(lǐng)域的強大實力和創(chuàng)新能力。未來，西安紫光國芯將繼續(xù)堅持技術(shù)創(chuàng)新，在保持SeDRAM技術(shù)業(yè)界領(lǐng)先水平的同時，結(jié)合更多的產(chǎn)品應(yīng)用落地實踐經(jīng)驗，為廣大用戶提供更優(yōu)的高性能大帶寬DRAM內(nèi)存解決方案。

審核編輯：劉清