最全講解上下拉電阻 上下拉電阻的選擇與上下拉電阻的應(yīng)用

1. 拉電流和灌電流

電子元器件在廣義上分為有源器件和無源器件。

v211205-來自：大話硬件

有源器件需要電源（能量）才能實(shí)現(xiàn)其特定的功能，比如運(yùn)算放大器在有輸入信號(hào)的前提下，如果不提供電源，運(yùn)算放大器無法實(shí)現(xiàn)其放大功能。

無源器件在工作時(shí)，不需要外加電源，只要輸入信號(hào)就能正常工作，比如在信號(hào)線上串聯(lián)33Ω的電阻，無論是否提供電源，只要有信號(hào)經(jīng)過，電阻就能實(shí)現(xiàn)限流的作用。

通常定義流入器件的電流為正，流出器件的電流為負(fù)。 器件輸入端有電流流進(jìn)時(shí)，稱為吸電流，屬于被動(dòng)；器件輸出端有電流流出時(shí)，稱為拉電流，屬于主動(dòng)；器件輸出端有電流流入時(shí)，稱為灌電流，屬于被動(dòng)。下面以運(yùn)算放大器工作為例。

對(duì)電源來說，運(yùn)算放大器屬于負(fù)載，電源提供電流讓其正常工作，此時(shí)運(yùn)算放大器在吸收電流。

對(duì)運(yùn)算放大器來說，當(dāng)它輸出高電平，提供負(fù)載電流時(shí)，此時(shí)電流方向?yàn)樨?fù)，稱為拉電流；當(dāng)它輸出低電平，消耗負(fù)載電流，此時(shí)電流方向?yàn)檎Q為灌電流。

2. 上/下拉電阻定義

在電子元器件間中，并不存在上拉電阻和下拉電阻這兩種實(shí)體的電阻，之所以這樣稱呼，原因是根據(jù)電阻不同使用的場(chǎng)景來定義的，其本質(zhì)還是電阻。就像去耦電容，耦合電容一樣，也是根據(jù)其應(yīng)用場(chǎng)合來取名，其本質(zhì)還是電容。

上拉電阻的定義：在某信號(hào)線上，通過電阻與一個(gè)固定的高電平VCC相接，使其電壓在空閑狀態(tài)保持在VCC電平，此時(shí)電阻被稱為上拉電阻。

同理，下拉電阻的定義：將某信號(hào)線通過電阻接在固定的低電平GND上，使其空閑狀態(tài)保持GND電平，此時(shí)的電阻被稱為下拉電阻。

如下圖所示，R1為上拉電阻，R2為下拉電阻。如果R1的阻值在上百K，能提供給信號(hào)線上負(fù)載電流非常小，對(duì)負(fù)載電容充電比較慢，此時(shí)電阻被稱為弱上拉。

同理當(dāng)下拉的電阻非常大時(shí)，導(dǎo)致下拉的速度比較緩慢，此時(shí)的電阻被稱為弱下拉。而當(dāng)上下拉的電平可以提供較大的電流給芯片時(shí)，此時(shí)的電阻被稱為是強(qiáng)上拉或強(qiáng)下拉。

3. 上/下拉電阻的應(yīng)用

根據(jù)上拉電阻和下拉電阻的含義，最常見的幾種用法如下。

（1）用在OC/OD門

所謂OC門就是Open Collector，集電極開路，如下圖所示：

所謂OD門就是Open Drain，漏極開路，如下圖所示。

因此，OC門是針對(duì)三極管來說，OD門是針對(duì)MOS管來說。從OC門和OD電路可以看出，當(dāng)輸入電平為H時(shí)，輸出電平為L(zhǎng)，當(dāng)輸入電平為L(zhǎng)時(shí)，此時(shí)輸出電平為不穩(wěn)定的狀態(tài)，即高阻態(tài)，容易受到外界的干擾。 OC門和OD門不具備輸出高電平的能力。此時(shí)，如果在集電極或漏極上增加上拉電阻，如下圖所示：

當(dāng)輸入為高電平時(shí)，輸出還是為低；輸出為低電平時(shí)，輸出電平為VCC。此時(shí)的OC門和OD門就具備了輸出高、低電平的功能，而且電平被固定的鉗位在VCC或者GND。

（2）用在按鍵電路

按鍵電路的工作原理是當(dāng)按鍵未被按下和按下時(shí)電平取反，MCU通過檢測(cè)到該管腳的信號(hào)電平被取反了，判斷按鍵是否被按下。原理圖如下：

當(dāng)按鍵未被按下時(shí)，此時(shí)MCU的IO口檢測(cè)到高電平；當(dāng)按鍵被按下時(shí)，此時(shí)檢測(cè)到低電平.上拉電阻是為了保證按鍵未被按下時(shí)處于一個(gè)固定的高電平。

（3）用在IIC總線

IIC總線上的上拉電阻是必須要增加的，為了保證空閑狀態(tài)時(shí)，SDA和SCL都處于高電平。

當(dāng)IIC協(xié)議用在電平是3.3V以上時(shí)，推薦使用4.7K的上拉電阻。當(dāng)電壓小于3.3V時(shí)，推薦使用2.2~3K左右的上拉電阻（經(jīng)驗(yàn)值）。

（4）用在邏輯IC懸空的管腳

數(shù)字邏輯電路中由于內(nèi)部邏輯門會(huì)同時(shí)開通和關(guān)斷，SSN噪聲相比一般的電路較大，管腳懸空就比較容易受到芯片內(nèi)部和外界的電磁干擾，在數(shù)字電路中不用的輸入腳都要接固定電平，通過推薦使用1k電阻接高電平或接地。

（5）用在終端匹配

上下拉電阻經(jīng)常用在高速電路中，進(jìn)行終端匹配。由于傳輸線的阻抗不連續(xù)會(huì)引起信號(hào)號(hào)的反射，導(dǎo)致波形出現(xiàn)過沖，回溝，振鈴等現(xiàn)象。因此，必須在傳輸上進(jìn)行源端和終端的匹配。

終端匹配常規(guī)來說具有兩種類型，并聯(lián)端接和戴維南端接。

并聯(lián)端接——在終端并聯(lián)一個(gè)與傳輸線特征阻抗一致的電阻到VCC或者GND。終端并聯(lián)端接的優(yōu)點(diǎn)信號(hào)能量反射回源端之前，在負(fù)載端會(huì)消除掉，缺點(diǎn)是上下拉電阻會(huì)有功耗的產(chǎn)生。

戴維南端接——戴維南端接也稱為分壓器端接，采用上拉電阻和下拉電阻同時(shí)接在終端上。優(yōu)點(diǎn)是可以降低終端對(duì)源端驅(qū)動(dòng)能力的要求，缺點(diǎn)是上下拉電阻都存在功耗。

當(dāng)然，上下拉電阻還有其他很多場(chǎng)合根據(jù)芯片的要求或者是電路的設(shè)計(jì)需要增加上下拉電阻。比如在電平轉(zhuǎn)換電路中，可以使用上拉電阻進(jìn)行電平之間的轉(zhuǎn)換。

在單片機(jī)驅(qū)動(dòng)類似LED的負(fù)載時(shí)，使用上拉電電阻可以提高I/O口的驅(qū)動(dòng)能力。在三極管的BE之間增加下拉電阻，可以保證三極管在初試狀態(tài)下處于穩(wěn)定關(guān)斷的狀態(tài)。

4. 上/下拉電阻的選型

（1）從功耗消耗的角度

上拉電阻和電源相連接，下拉電阻和GND相連接，在對(duì)電阻進(jìn)行選型時(shí)，需要考慮到電阻自身帶來的損耗。比如在按鍵電路中，電阻取10K可以滿足條件，取20K也可以滿足條件。但是明顯電阻取20k時(shí)，電阻消耗的能量會(huì)更低。在對(duì)待機(jī)有需求的電路中，需要嚴(yán)格控制上下拉電阻的取值。 （2）從驅(qū)動(dòng)能力的角度 驅(qū)動(dòng)能力的大小和提供的電流有關(guān)系。比如在OC門和OD門電路中，上拉電阻取太大，在輸出高電平時(shí)，無法為后級(jí)提供較大的電流。如下圖所示，LED正常工作時(shí)需要5~10mA電流，如果電阻取太大，LED燈無法點(diǎn)亮，因此需結(jié)合LED燈的電流和電壓來選取上拉電阻。

（3）從信號(hào)速率的角度 在IIC的總線上需要增加上拉電阻，上拉電阻太大，會(huì)減慢信號(hào)由低向高電平轉(zhuǎn)變的時(shí)間，上升沿變緩，影響信號(hào)上速率。 根據(jù)信號(hào)上拉電阻Rp的計(jì)算公式：

其中： Tr——信號(hào)上升沿爬升時(shí)間； Cs——信號(hào)線上負(fù)載的寄生電容 N——信號(hào)線上并聯(lián)器件的個(gè)數(shù)；

一般在數(shù)據(jù)手冊(cè)中會(huì)提供Tr和Cs，N為總線上并聯(lián)的器件個(gè)數(shù)和具體的使用場(chǎng)景有關(guān)，根據(jù)上面的參數(shù)，可以計(jì)算出上拉電阻的值。

5. 總結(jié)

本篇文章主要從四個(gè)方面對(duì)上下拉電阻進(jìn)行的歸納和總結(jié)。拉電流和灌電流是兩個(gè)經(jīng)常容易混淆的概念，因此在文章開始就進(jìn)行了說明。對(duì)于上下拉電阻的應(yīng)用并不僅僅體現(xiàn)在文章中提到的5點(diǎn)。而在選型的時(shí)候，需要從多個(gè)角度考慮器件是否能滿足電路的需求。

來自：大話硬件

---The end---

限時(shí)免費(fèi)掃碼進(jìn)群，交流更多行業(yè)技術(shù)

推薦閱讀▼

電池、電源

硬件文章精選

華為海思軟硬件開發(fā)資料

感謝點(diǎn)贊、在看、分享，讓知識(shí)變得更簡(jiǎn)單