高速串行I/O輕松實現(xiàn)，GTP/GTX工作原理詳解

關(guān)于作者

Abhijit Athavale

Abhijit Athavale是Xilinx公司連接功能解決方案部市場營銷經(jīng)理，其職責包括為公司的高速串行和并行連接功能產(chǎn)品完成戰(zhàn)略開發(fā)、產(chǎn)品定位和營銷計劃。自1995年加入Xilinx以來，他擔任過營銷、應(yīng)用和軟件工程方面的多種職務(wù)。之前，Athavale曾任Meltron公司研發(fā)工程師之職，主要設(shè)計通信產(chǎn)品。他擁有印度旁尼大學電子工程學士學位和德克薩斯農(nóng)業(yè)大學電子工程碩士學位。他是一名很有造詣的演說家和作家，發(fā)表了數(shù)篇論文。

I/O性能極限輸入/輸出（ I/O）在計算機和工業(yè)應(yīng)用中一直扮演著關(guān)鍵角色。但是，隨著信號處理越來越復雜，I/O通信會變得不可靠。在早期的并行I/O總線中，接口的數(shù)據(jù)對齊問題影響著與外部設(shè)備的有效通信。并且，隨著更高的傳輸速度在數(shù)字設(shè)計中日漸普及，對信號延遲的管理也變得困難重重。

針對I/O的數(shù)字設(shè)計解決方案數(shù)字電路設(shè)計者采用了一系列方法來提高信號速度和消除I/O問題。例如，采用差分信號處理來提高芯片間的通信速度。信號同步、源同步和自同步之類的設(shè)計方法改善了內(nèi)部IC（集成電路）通信，在滿足計算機行業(yè)所需速度的前提下，提供了可靠的輸入/輸出。

千兆位級串行技術(shù)介紹圖1-1為典型的數(shù)字信號。

注意圖中列出的時間測量值：

TR = 20 ps

TF = 20 ps

TWIDTH = 0.10 ns

這些值描繪出了一個變化很快的波形。圖1-2添加了作為參考的歷史信號，以便說明該波形的變化有多快 。

大多數(shù)信號的上升時間甚至不能在這個信號的五個比特周期內(nèi)結(jié)束。那么，為什么要討論這個信號呢？因為它代表了數(shù)字 I/O 領(lǐng)域最熱門的潮流——千兆位級串行通信。

這類信號在市場上引起軒然大波。它被廣泛采用，從局域網(wǎng)（ LAN）設(shè)備到尖端醫(yī)療成像設(shè)備，再到先進的戰(zhàn)斗機技術(shù)，不一而足。千兆位級信號迅速成為延伸信息化時代的關(guān)鍵因素。為了解這一飛速發(fā)展的科技進步技術(shù)，讓我們首先回顧一下I/O設(shè)計的歷史。

設(shè)計考慮

通常設(shè)計工程師都處于進退兩難的境地。一方面，他希望能堅持使用已經(jīng)過驗證的、可靠的解決方案，因為這些方案的結(jié)果可靠并能夠預(yù)見。另一方面，他也必須努力改進各項參數(shù)性能，如：數(shù)據(jù)流、引腳數(shù)、電磁干擾（EMI）、成本和背板效率等。那么，他會考慮使用千兆位串行輸入/輸出（I/O）嗎？

千兆位串行I/O的優(yōu)勢

千兆位串行I/O的主要優(yōu)勢是什么？答案是：速度。在從片內(nèi)/片外、板內(nèi)/板外或盒內(nèi)/盒外獲取數(shù)據(jù)時，沒有什么技術(shù)可以超過高速串行鏈路。這種技術(shù)的線速范圍為1Gb/s~12Gb/s，有效負載范圍為0.8Gb~10Gb，因此可以進行大量的數(shù)據(jù)傳送。由于引腳數(shù)較少、沒有大量的同時開關(guān)輸出（SSO）問題、 EMI較低且成本較低，所以高速串行就成為了理所當然的選擇。當需要進行大量數(shù)據(jù)的快速傳輸時，使用千兆位級收發(fā)器（MGT）是個不錯的方法。讓我們首先分析一下千兆位串行I/O的優(yōu)勢。

MGT：千兆位級收發(fā)器——千兆位級串行器/解串器（SERDES）的別名。接收并行數(shù)據(jù)，并允許在串行鏈路上進行大帶寬數(shù)據(jù)傳輸。

最大數(shù)據(jù)流

某些大型可編程邏輯器件具有20個或更多個10Gb串行收發(fā)器，可以實現(xiàn)總帶寬為200Gb/s的輸入和輸出。不過那只是極端情況，我們來看一個應(yīng)用實例，它向我們展示了串行I/O的速度是如何幫助系統(tǒng)架構(gòu)師、電路板設(shè)計師和邏輯設(shè)計師的。

缺點是什么？

在我們認為千兆位級串行I/O技術(shù)出色的近乎不真實之前，來看看它的弊端吧。設(shè)計中，首先我 們必須密切注意信號完整性問題。例如，有個供應(yīng)商報告說，他們第一次試圖將高速、千兆位級串行設(shè)計用于某種特定應(yīng)用時，失敗率為90%。為了提高成功率，我們可能需要進行模擬仿真，并采用更復雜的新型旁路電路。事實上，我們甚至需要對旁路電路進行仿真和建模。而且，阻抗控制的 PC（印刷電路）板、高速連接器和電纜的費用較高。我們必須處理數(shù)字仿真中的復雜性和時基較小的問題。并且，在利用預(yù)設(shè)協(xié)議的時候，必須為集成過程計劃時間，并且為協(xié)議的開銷安排額外的邏輯電路或 CPU 時鐘周期。

千兆位I/O用于何處？

起初，千兆位級串行器/解串器（SERDES）僅局限于用在電信行業(yè)和少數(shù)縫隙市場（如廣播視頻）。如今， MGT應(yīng)用出現(xiàn)在電子行業(yè)的各個角落——軍事、醫(yī)療、網(wǎng)絡(luò)、視頻、通信等等。

MGT也可以用于背板或機箱之間的PCB上。對于電子行業(yè)的發(fā)展前景而言， MGT至關(guān)重要。下面是采用千兆位級SERDES的行業(yè)標準示例。

? 光纖通道（FC）

? PCI Express

? RapidIO串行

? 先進交換互連（Advanced Switching Interface）

? 串行ATA

? 1-Gb以太網(wǎng)

? 10-Gb以太網(wǎng)（XAUI）

? Infiniband 1X、 4X、 12X

芯片到芯片SERDES最初用于盒間通信。但是，因為它能出色地處理同一塊電路板上的芯片間通信，因而在市場上引起了轟動。先前，芯片間通信僅采用并行技術(shù)。用于串行化和解串行化的邏輯門數(shù)量遠遠超過了因引腳數(shù)目減少而節(jié)省的邏輯門數(shù)量。

但是，采用深亞微米結(jié)構(gòu)，就可以在極小的芯片上獲得數(shù)量驚人的邏輯門電路，從而使SERDES也能夠以極低的芯片成本實現(xiàn)。除此之外，對I/O帶寬日益增長的需求使得SERDES迅速成為進行芯片間大量數(shù)據(jù)傳輸?shù)暮侠磉x擇。使用SERDES進行芯片間通信具有如下好處：

? 引腳數(shù)：更小、更經(jīng)濟的封裝。

? 引腳數(shù)：PCB層數(shù)減少。

? 更小的封裝：電路板更小、更經(jīng)濟；設(shè)計更緊湊。

? SSO：較少的引腳和差分信令消除了SSO問題。

? 功耗：通常，高速串行鏈路的功耗要小于并行鏈路。這一特點在一些有源偏置/終端的高速并行標準，例如高速晶體管邏輯（HSTL）中尤為明顯。

? 內(nèi)含控制線路：通常，并行接口除了數(shù)據(jù)線外，還需要一些控制線和使能線。大多數(shù)協(xié)議下使能和控制性能都可以嵌入到串行鏈路中。

還是老規(guī)矩，原文很長 很長 很長。。。。

鏈接： https://pan.baidu.com/s/1K0AVtbrwTJ7SzXbwnUWTWQ

提取碼： jx35

審核編輯：黃飛