0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

易靈思RAM使用--Update5

XL FPGA技術(shù)交流 ? 來源:易靈思FPGA技術(shù)交流 ? 作者:易靈思FPGA技術(shù)交流 ? 2024-04-24 08:43 ? 次閱讀

易靈思RAM在使用時可以會遇到一些問題,這里把常用的問題總結(jié)下。

1、ram初始化文件路徑是工程路徑

在對ram進行初始化時需要指定文件路徑,這里要注意'/'的方向。

(1)如果文件放在工程目錄下,寫法如下:

.RAM_INIT_FILE("./ram_init_file.inithex" )

或者.RAM_INIT_FILE("ram_init_file.inithex" )

(2)如在工程目錄下新建一個src文件。寫法如下:

.RAM_INIT_FILE("./src/ram_int_file.mem")

9b5ac6be-01d3-11ef-b759-92fbcf53809c.png

2.初始化文件格式

初始化文件支持.inithex和.mem.都是按順序以16進制輸入數(shù)據(jù)即可。

9b705182-01d3-11ef-b759-92fbcf53809c.png

9b889a08-01d3-11ef-b759-92fbcf53809c.png

3、在RAM評估器中評估RAM資源

易靈思提供了RAM資源評估器,可以快速幫忙評估RAM資源的使用情況。以下為操作步驟:

(1)把路徑轉(zhuǎn)換Efinity路徑下的bin文件夾下。

(2)通過以下命令評估

9ba11ff6-01d3-11ef-b759-92fbcf53809c.png

efx_map_ramest --family Trion --mode area --size 10240x16

但是如果直接運行該命令會提示錯誤。

9bd19816-01d3-11ef-b759-92fbcf53809c.png

因為efinity的路徑?jīng)]有寫入系統(tǒng)路徑,用windows 命令行的時候,需要先運行bin文件夾下的setup.bat來設(shè)置環(huán)境,然后運行命令,注意不同模式下資源使用量不同。

9bed9638-01d3-11ef-b759-92fbcf53809c.png

4、大塊ram的使用

如果RAM資源使用比較多時,可能會報出以下錯誤。

9c03b6ac-01d3-11ef-b759-92fbcf53809c.png

解決方案

在工程目錄下放置以下文件 文件名:efx_map_settings.ini

并在文件中輸入下面語句:max-bit-blast-mem-size = 524300

在2023.1及以后的版本已經(jīng)不需要上面的ini文件解決方案。

4)RAM使用報錯

(1)ERROR: RCLK port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 is constant

ERROR: EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 WCLK port is disabled, but WCLKE is not

ERROR: EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 WCLK port is disabled, but WE is not

ERROR: WDATA[0] port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$12 is not disabled in a disabled mode

ERROR: RCLK port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$2 is constant

ERROR: EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$2 WCLK port is disabled, but WE is not

ERROR: WDATA[0] port of EFX_RAM_5K instance u_ddr_rx_buffer/u_wr_fifo/FifoBuff__D$2 is not disabled in a disabled mode

錯誤原因:FIFO時鐘給的是無效的。

[EFX-0473 ERROR] EFX_DPRAM_5K 'genblkl.dpramsk' illegal instantiation for OPx device. (F:lcvzltestproiectMX efinity proilipltdp ram 16x1024 dlltdp ram 16x1024 d1.y'824)

9c25ae6a-01d3-11ef-b759-92fbcf53809c.png

9c3e394e-01d3-11ef-b759-92fbcf53809c.png

錯誤原因:注意器件的family要對應(yīng)下來。

5、如果要把小于256bit的ram綜合成register,可以在工程目錄下新建一個efx_map_settings.ini文件。并在文件中輸入以下兩句:

use-logic-for-small-mem=256use-logic-for-small-rom=256

在2023.1及以后的軟件提供了相關(guān)的選項。

9c5b0966-01d3-11ef-b759-92fbcf53809c.png

9c7331d0-01d3-11ef-b759-92fbcf53809c.png

6、RAM綜合的其它操作請參考efinity-synthesis.pdf

這里包括對使能,復(fù)位等的寫法的注意事項。

審核編輯 黃宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • RAM
    RAM
    +關(guān)注

    關(guān)注

    8

    文章

    1344

    瀏覽量

    114210
  • 易靈思
    +關(guān)注

    關(guān)注

    5

    文章

    41

    瀏覽量

    4789
收藏 人收藏

    評論

    相關(guān)推薦

    Trion FPGA PS配置模式--update(6)

    準(zhǔn)備工作 PS模式首先要把Bitstream Generation中的 (1)JTAG模式選擇為Passive (2)根據(jù)PS的位寬選擇相應(yīng)的Programming Mode. (3)生成相應(yīng)的下載文件。注意修改Bitstream生成模式時,不需要進行工程的全編譯,只需運行最后一步數(shù)據(jù)流生成即可。 PS配置啟動過程 這里以X1模式為例,PS的配置過程如下: (1)在啟動配置之前要先把CRESET_N拉低tCRESET_N,然后拉高; (2)在CRESET_N拉高之后,要等待tDMIN,才可以發(fā)送同步碼,這期間可以翻轉(zhuǎn)CCK;下面就是同步碼。 (3)發(fā)送
    的頭像 發(fā)表于 07-23 08:48 ?258次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Trion FPGA PS配置模式--<b class='flag-5'>update</b>(6)

    SOC onchip RAM初始化

    最新有客戶在詢問soc的片上RAM啟動方案。于是有了本篇文章。如果soc不? ? ? ? 使用外部存儲而是使用片上RAM的話,文檔上似乎沒有給出詳細的說明,那這里我們就來介紹一下。 首先片上RAM
    的頭像 發(fā)表于 07-21 16:54 ?302次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>SOC onchip <b class='flag-5'>RAM</b>初始化

    的時鐘網(wǎng)絡(luò)問題

    在T20中有16個全局時鐘網(wǎng)絡(luò)GCLK。在芯片的左右兩側(cè)各8個。全局時鐘管腳或者PLL的輸出時鐘通過左右兩個CLKMUX上全局網(wǎng)絡(luò)。左側(cè)的PLL(包括PLL_TL0和PLL_TL1)上左側(cè)的CLKMUX_L;右側(cè)的PLL(包括PLL_TR0,PLL_TR1和PLLBR0)上右側(cè)的CLKMUX_R。 當(dāng)兩側(cè)要上全局時鐘網(wǎng)絡(luò)的時鐘超過8個時就會報錯。
    的頭像 發(fā)表于 06-20 16:22 ?1257次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>的時鐘網(wǎng)絡(luò)問題

    國產(chǎn)FPGA應(yīng)用專題--Efinity軟件使用心得

    做為FPGA的集成開發(fā)環(huán)境,不同的廠家其實大同小異。很多國產(chǎn)廠家,如安路,高云,會在軟件上貼近Xilinx和Intel,以節(jié)省客戶的軟件使用成本。而國產(chǎn)廠商的的集成開發(fā)環(huán)境Efinity似乎
    的頭像 發(fā)表于 04-23 15:38 ?1553次閱讀
    國產(chǎn)FPGA應(yīng)用專題--<b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Efinity軟件使用心得

    RAM使用--Update4

    RAM在使用時可以會遇到一些問題,這里把常用的問題總結(jié)下。 1、ram初始化文件路徑是工程路徑 在對
    的頭像 發(fā)表于 04-23 14:52 ?886次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>RAM</b>使用--<b class='flag-5'>Update</b>4

    Jtag_bridge_loader生成-v2

    Efinity版本:2023.1及以前版本。 器通過jtag bridge燒寫flash時需要自己生成一個jtage birdge文件。jtage bridge 工程的目的是為了打通JTAG
    的頭像 發(fā)表于 04-15 16:34 ?1042次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b>Jtag_bridge_loader生成-v2

    FPGA flash操作原理

    FPGA flash操作原理分享
    的頭像 發(fā)表于 04-09 15:03 ?806次閱讀

    RAM和ROM的區(qū)別,哪個與CPU連接

    。它的特點是可以隨機讀寫數(shù)據(jù),而且數(shù)據(jù)在斷電之后會被丟失,所以它被稱為“失性存儲器”。RAM由晶體管和
    的頭像 發(fā)表于 01-31 14:14 ?1658次閱讀

    TIA V17 Update 5的密碼PLC和安全程序設(shè)置

    隨著切換到TIA V17 Update 5,密碼強度要求已進行了調(diào)整。
    的頭像 發(fā)表于 01-25 10:27 ?823次閱讀
    TIA V17 <b class='flag-5'>Update</b> <b class='flag-5'>5</b>的密碼PLC和安全程序設(shè)置

    ram是什么存儲器斷電后會丟失嗎

    是Volatile RAM失性存儲器),又稱為SRAM(Static Random Access Memory,靜態(tài)隨機訪問存儲器);另一種是Non-volatile RAM(非易失性存儲器),又稱
    的頭像 發(fā)表于 01-12 17:27 ?2011次閱讀

    如何正確配置AD9957片內(nèi)RAM

    各位專家: 我用AD9957做信號生成,目前單頻模式工作正常。但是QDUC模式下,用片內(nèi)RAM回放波形始終無法調(diào)通。 按照本論壇以前的帖子,先把9957按照默認模式初始化,寫好兩個RAM段地址
    發(fā)表于 12-13 06:51

    RAM使用--Update3

    RAM在使用時可以會遇到一些問題,這里把常用的問題總結(jié)下。 1、ram初始化文件路徑是工程路徑 在對
    的頭像 發(fā)表于 12-12 09:52 ?467次閱讀
    <b class='flag-5'>易</b><b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>RAM</b>使用--<b class='flag-5'>Update</b>3

    ROM和RAM的主要區(qū)別是什么?它們是如何影響計算機性能的?

    ROM和RAM的主要區(qū)別是什么?它們是如何影響計算機性能的? ROM和RAM是計算機中常見的兩種存儲器件,它們在功能、結(jié)構(gòu)和性能方面有很大的區(qū)別。下面將詳細介紹ROM和RAM的主要區(qū)別以及它們
    的頭像 發(fā)表于 12-11 11:42 ?2451次閱讀

    oracle update用法

    Oracle Update是Oracle數(shù)據(jù)庫中的一個關(guān)鍵字,用于更新數(shù)據(jù)庫表中的數(shù)據(jù)。 在Oracle數(shù)據(jù)庫中,Update命令用于修改表中已存在的數(shù)據(jù)。該命令可以根據(jù)特定的條件來更新表中的數(shù)據(jù)
    的頭像 發(fā)表于 12-06 09:57 ?3144次閱讀

    oracle的update語法

    Oracle是一種強大的關(guān)系型數(shù)據(jù)庫管理系統(tǒng),具有廣泛的應(yīng)用,UPDATE語句是用于修改數(shù)據(jù)庫中現(xiàn)有記錄的重要操作之一。在本文中,我們將詳細介紹Oracle的UPDATE語法及其用法。 首先,我們
    的頭像 發(fā)表于 12-05 16:22 ?1813次閱讀