內(nèi)容如標(biāo)題。方便又簡(jiǎn)單??勺鳛轭愃艻P使用。
/**********************************************************當(dāng)前版本修訂********************************************************************** ** 文件名稱: round_truncation **創(chuàng)建人/修改人:pdh ** 版本日期: 2024.4.24 ** 版本號(hào): v1.0 ** 版本功能描述: 本模塊實(shí)現(xiàn)可配置,輸入任意位寬,輸出任意位寬的截位操作,對(duì)標(biāo)matlab round函數(shù) ** *******************************************************************************************************************************************/ `timescale 1ns / 1ps module round_truncation # ( parameter IN_WIDTH = 22 , parameter TRUNC_WIDTH = 5 , parameter OUT_WIDTH = IN_WIDTH-TRUNC_WIDTH ) ( input i_clk , input [IN_WIDTH-1:0] i_full_data , input i_full_data_vld , output logic [OUT_WIDTH-1:0] o_trunc_data , output logic o_trunc_data_vld ); /****************************************************************************/ /* signal /****************************************************************************/ logic [IN_WIDTH-1:0] round_data ; logic round_data_vld ; /****************************************************************************/ /* process /****************************************************************************/ always @(posedge i_clk) begin if (i_full_data[IN_WIDTH-1] == 1'b0) // 正數(shù),就加0.5,位寬大小以要截位的位寬大小 begin round_data <= i_full_data + {{1'b0},{(TRUNC_WIDTH-1){1'b1}}}; end else if (i_full_data[IN_WIDTH-1]) // 負(fù)數(shù),就減0.5,位寬大小以要截位的位寬大小 begin round_data <= i_full_data + {{1'b1},{(TRUNC_WIDTH-1){1'b0}}}; end end always @(posedge i_clk) begin if (round_data[IN_WIDTH-1] == 1'b0 && round_data[IN_WIDTH-2]) begin o_trunc_data <= {{1'b0},{(OUT_WIDTH-1){1'b1}}}; // 如果正數(shù)溢出,就給正數(shù)最大值,7ff,位寬大小以要截位的位寬大小 end else if (round_data[IN_WIDTH-1] && round_data[IN_WIDTH-2] == 1'b0) begin o_trunc_data <= {{1'b1},{(OUT_WIDTH-1){1'b0}}}; // 如果負(fù)數(shù)溢出,就給負(fù)數(shù)最大值,800,位寬大小以要截位的位寬大小 end else begin o_trunc_data <= round_data[(IN_WIDTH-1):TRUNC_WIDTH]; // 沒(méi)溢出,就直接給需要截位的值 end end always @(posedge i_clk) begin round_data_vld <= i_full_data_vld; o_trunc_data_vld <= round_data_vld; end endmodule
審核編輯:黃飛
聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
輸入輸出
+關(guān)注
關(guān)注
0文章
42瀏覽量
10734
原文標(biāo)題:可配置任意輸入輸出位寬截位模塊
文章出處:【微信號(hào):pdh的FPGA,微信公眾號(hào):pdh的FPGA】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
SIMULINK線的處理/SIMULINK自定義功能模塊
SIMULINK線的處理/SIMULINK自定義功能模塊 SIMULINK模型的構(gòu)建是通過(guò)用線將各種功能模塊進(jìn)行連接而構(gòu)成的。用鼠標(biāo)可以在功能模
發(fā)表于 06-19 12:51
?5192次閱讀
SOPC中自定義外設(shè)和自定義指令性能分析
SOPC中自定義外設(shè)和自定義指令性能分析
NiosII是一個(gè)建立在FPGA上的嵌入式軟核處理器,靈活性很強(qiáng)。作為體現(xiàn)NiosII靈活性精髓的兩個(gè)最主要方面,自
發(fā)表于 03-29 15:12
?1595次閱讀
C#與STM32自定義通信協(xié)議
C#與STM32自定義通信協(xié)議功能:1.可通過(guò)C#上位機(jī)對(duì)多臺(tái)STM32下位機(jī)進(jìn)行控制2.自定義上位機(jī)與下位機(jī)通信協(xié)議
發(fā)表于 12-24 18:59
?37次下載
評(píng)論