臺(tái)積電研發(fā)超大封裝技術(shù)，實(shí)現(xiàn)120x120mm布局

據(jù)悉，臺(tái)灣半導(dǎo)體制造公司臺(tái)積電近期公布了其正在研發(fā)的新版CoWoS封裝技術(shù)，此項(xiàng)技術(shù)將助力All-in-One的系統(tǒng)級(jí)封裝（SiP）尺寸擴(kuò)大至原有的兩倍以上，形成面積達(dá)120 x 120 mm的超大型封裝模塊，且功耗可達(dá)千瓦級(jí)別。

據(jù)臺(tái)積電官方介紹，新版CoWoS封裝技術(shù)的硅中介層尺寸約為光掩模（Photomask，又稱Reticle，約858平方毫米）的3.3倍。

該技術(shù)能夠容納邏輯電路、8個(gè)HBM3/HBM3E內(nèi)存堆棧、I/O及其他芯粒（Chiplets），最大封裝面積可達(dá)2831平方毫米，基板尺寸則為80 x 80 mm。據(jù)了解，AMD的Instinct MI300X以及Nvidia的B200均采用了這一技術(shù)。

臺(tái)積電預(yù)計(jì)將于2026年推出下一代CoWoS_L，屆時(shí)硅中介層尺寸將進(jìn)一步擴(kuò)大到光掩模的5.5倍，可容納邏輯電路、12個(gè)HBM3/HBM3E內(nèi)存堆棧、I/O及其他芯粒（Chiplets），最大封裝面積可達(dá)4719平方毫米。

此外，臺(tái)積電還計(jì)劃于2027年進(jìn)一步提升CoWoS封裝技術(shù)，使硅中介層尺寸超過光掩模的8倍，提供高達(dá)6864平方毫米的封裝空間，以容納4個(gè)堆疊式集成系統(tǒng)芯片（SoIC），并搭配12個(gè)HBM4內(nèi)存堆棧和額外的I/O芯片。