如何省時省力地優(yōu)化差分對過孔過渡？

科技已成為我們生活中不可或缺的一部分且正在不斷改變我們的世界。正因如此，系統(tǒng)設計變得更加復雜，為了確保性能、功能和可靠性，設計的仿真參數(shù)不斷增加。優(yōu)化擁有眾多仿真參數(shù)的設計是一項極具挑戰(zhàn)性的工作，設計人員對此深有體會，因為這項任務需要耗費大量的計算資源、時間和成本。最終，這種方法將難以為繼。

試想一下，假設一項設計仿真有 10 個可控制的參數(shù)，而每個參數(shù)有 10 個可能的值。為了優(yōu)化設計，我們必須查看所有可能的組合，也就是需要執(zhí)行 100 億次仿真！如果采用傳統(tǒng)的人力密集型流程（設計、測試和改進），這需要數(shù)十年才能完成。確保設計一次成功至關重要，而精確的電磁 (EM) 仿真是這一過程中的關鍵步驟，但這需要耗費大量時間。

用傳統(tǒng)的優(yōu)化工作流程代替手動操作，能否實現(xiàn)真正的最優(yōu)設計？

事實證明，針對任何規(guī)?；驈碗s程度的系統(tǒng)最優(yōu)設計，我們可以利用 Cadence Joint Data and Analytics (JedAI) Platform 中使用的強化學習，非常快速地建立一個機器學習 (ML) 模型。Cadence Optimality Intelligent System Explorer 是一款生成式 AI 驅(qū)動的多物理場優(yōu)化軟件，它采用人工智能 (AI) 驅(qū)動的先進多學科分析和優(yōu)化 (MDAO) 技術。

Optimality Intelligent Explorer 與 Clarity 3D Solver 和 Sigrity X 完全集成，Sigrity X 是 Cadence 的高速信號與電源完整性 (SI/PI) 平臺。設計人員可以將系統(tǒng)級 SI 和 PI 仿真與分析負載轉(zhuǎn)移到 Optimality Explorer 上運行，從而更快地實現(xiàn)設計優(yōu)化，避免重新設計，整體上加快產(chǎn)品上市速度。

本文將通過一個簡單的測試案例，展示如何使用 Cadence Clarity 3D Solver 和 Optimality Explorer 省時省力地優(yōu)化差分對過孔過渡。

本例使用一塊 6 層基板的 PCB 板，GND 平面位于頂層、底層和第 3 層，差分對位于第 2 層和第 5 層，VDD 平面位于第 4 層電鍍通孔 (PTH)，GND PTH 過孔緊挨著信號過孔。

本例中，設計和分析目標是實現(xiàn)目標差分阻抗，并優(yōu)化特定頻率下的低插入損耗 (S21) 和回波損耗 (S11)。我們使用 Optimality Explorer 對 layout 進行參數(shù)化處理，以便了解如何修改才能改善設計性能；在與手動流程進行比較時，我們發(fā)現(xiàn) Optimality Explorer 實現(xiàn)了設計流程的自動化，并能更早地完成設計收斂。

如下圖所示，手動流程包括一個重復循環(huán)的流程：創(chuàng)建初始 layout、定義端口、運行仿真、記錄每種情況的結(jié)果，以及探索需要修改的內(nèi)容。這不僅極為耗時，而且需要大量的手動操作。

Optimality Explorer 與 Clarity 3D Solver 相互配合，利用 AI 深度學習，能夠比蠻力計算更有效地找到解決方案。同時，Optimality Explorer 實現(xiàn)了流程自動化，無需人工干預；該流程包括定義要優(yōu)化的參數(shù)和設定優(yōu)化目標，然后自動創(chuàng)建 layout 并運行仿真，以實現(xiàn)優(yōu)化目標。Optimality Explorer 支持多物理場仿真，減少了所需的仿真數(shù)據(jù)或仿真時間，能夠以更少的仿真次數(shù)實現(xiàn)設計收斂。

Optimality Explorer 方法的速度更快，無需人工干預即可通宵運行，為探索不同設計方案提供了一種更高效的方法。它適用于所有設計階段，如間距、返回路徑過孔位置、平面開槽、鉆孔尺寸和隔離焊盤等，用戶可根據(jù)制造工藝的可行性探索這些參數(shù)的值。

工作原理/步驟：如何設置 Optimality Explorer 運行？

Optimality Explorer 是一款功能強大的工具，可實現(xiàn)設計流程自動化——它可以定義優(yōu)化參數(shù)和變量，在設定的邊界條件內(nèi)智能地選擇隨機值。它還可以為優(yōu)化定義目標函數(shù)目標和函數(shù)類型。仿真完成后，用戶可以觀察圖表和收斂圖，以獲得最佳結(jié)果。如果對結(jié)果不滿意，可以重新開始仿真，繼續(xù)優(yōu)化，直到達到預期結(jié)果。

利用 Optimality Explorer 可以更快地找到更好的解決方案。此外，模板功能可將設計變量自動添加到參數(shù)列表中，輕松優(yōu)化布線并保持所有設計層的一致性。即使在低頻范圍內(nèi)，使用這種方法也能更高效地找到更好的解決方案。在返回路徑周圍放置過孔（信號周圍的過孔）可能非常復雜，尤其是在有微孔和埋孔的情況下。信號從核心層到底層的過渡可能十分復雜。

利用 Optimality Explorer 提供的功能，用戶可以快速分類和加載參數(shù)，比較最佳和最差的情況，并查看它們之間的顯著差異。在 Optimality Explorer 的助力下，早期采用者已經(jīng)成功優(yōu)化了過孔結(jié)構，改善了設計性能。

我們是 Cadence Optimality Intelligent System Explorer 的早期采用者，在具有多個通孔結(jié)構和傳輸線的剛?cè)峤Y(jié)合 PCB板上，該工具性能卓越。

Optimality Explorer 的 AI 驅(qū)動優(yōu)化讓我們發(fā)現(xiàn)了新穎的設計和方法，而這些是我們利用其它工具無法實現(xiàn)的。Optimality Explorer 為原本就性能強大的 Clarity 3D Solver 增加了智能，幫助我們加速達成性能目標。

——Kyle Chen，微軟首席硬件工程師

結(jié)論

業(yè)界需要轉(zhuǎn)變模式，摒棄過去重復“設計、測試和改進”這一循環(huán)的傳統(tǒng)流程，轉(zhuǎn)而采用生成式 AI 驅(qū)動的技術，在滿足時間限制的同時獲得優(yōu)化設計。

許多 SoC 設計師和 Optimality Intelligent System Explorer 的早期用戶現(xiàn)在都認為，傳統(tǒng)的人力密集型優(yōu)化流程已經(jīng)退出歷史舞臺。Optimality Explorer 能夠幫助設計團隊優(yōu)化設計，在設計流程的早期更快地發(fā)現(xiàn)和緩解熱問題，大大縮短了實現(xiàn)真正的優(yōu)化設計迭代所需的時間。

它使設計工程師能夠探索 3D 電磁 (EM) 和高速信號及電源完整性的結(jié)果，鎖定最佳設計。它可幫助設計團隊在不影響準確度的情況下，加快電子系統(tǒng)的分析和優(yōu)化，輕松分析和優(yōu)化 3D 電磁 (EM) 以及高速信號和電源完整性結(jié)果。