信號完整性—系統(tǒng)化設(shè)計方法及案例分析
■ 無論高速板還是低速板或多或少都會涉及信號完整性問題。仿真或者guideline的確可以解決部分問題,但無法覆蓋全部風(fēng)險點,對高危風(fēng)險點失去控制經(jīng)常導(dǎo)致設(shè)計失敗,保證設(shè)計成功需要系統(tǒng)化的設(shè)計方法。
■ 許多工程師對信號完整性知識有所了解,但干活時卻無處著手。把信號完整性設(shè)計落到實處,也需要清晰的思路和一套可操作的方法。
■ 系統(tǒng)化設(shè)計方法是于爭博士多年工程設(shè)計中摸索總結(jié)出來的一套穩(wěn)健高效的方法,讓設(shè)計有章可循,快速提升工程師的設(shè)計能力。
Signal Integrity
LEARNING
課程知識要點學(xué)習(xí)
傳輸線、參考平面、返回電流
通過了解信號傳播和電流環(huán)路,我們優(yōu)化傳輸線以實現(xiàn)最小延遲,考慮等效介電常數(shù)和特性阻抗,同時考慮返回電流的空間分布及其通過參考平面上表層、內(nèi)層和相鄰導(dǎo)體的路徑,包括從BGA球位置觀察的情況。
線間串擾及其他耦合干擾
處理線間串擾來降低噪聲,考慮影響串擾的參數(shù),如線間和線與孔的耦合,以及由層缺陷和線與平面、元器件和回流路徑之間的耦合引起的層間串擾,包括線與孔間串擾和向無關(guān)電源注入噪聲。
反射、端接、拓撲結(jié)構(gòu)
通過管理反射、端接和各種拓撲結(jié)構(gòu),我們確保信號完整性,評估信號合規(guī)性,采用不同的端接方法,并了解特定設(shè)計場景中不同拓撲結(jié)構(gòu)的特性。
差分對及模態(tài)轉(zhuǎn)換
通過匹配阻抗、分析差分和共模阻抗,并跟蹤完整的電流環(huán)路中的返回電流,來管理差分對和模態(tài)轉(zhuǎn)換,同時解決返回路徑中的不連續(xù)性,區(qū)分松緊耦合系統(tǒng),平衡干擾和損耗。
Gbps 阻抗連續(xù)性問題
解決來自布線路徑、過孔和參考平面特征的Stub效應(yīng),優(yōu)化AC電容腔體,減輕由焊盤引入的阻抗不連續(xù)性,并考慮多個阻抗不連續(xù)點對信號質(zhì)量的影響,包括差分過孔結(jié)構(gòu)。
PDN系統(tǒng)設(shè)計及優(yōu)化
在電源傳輸網(wǎng)絡(luò)(PDN)設(shè)計和優(yōu)化中,我們分析數(shù)字IO端口的瞬態(tài)電流,建立PDN系統(tǒng)模型,并設(shè)計目標阻抗方法,考慮電容的頻域特性、安裝電感、并聯(lián)電容、影響諧振峰的因素以及配置電容網(wǎng)絡(luò)的方法,以解決PDN阻抗不滿足規(guī)范的問題,包括磁珠濾波器的特性和參數(shù)計算。
講師資歷介紹
#于博士#
著名實戰(zhàn)型信號完整性設(shè)計專家
擁有《信號完整性揭秘--于博士SI設(shè)計手記》 《Cadence SPB15.7 工程實例入門》等多本學(xué)術(shù)及工程技術(shù)專著。錄制的《Cadence SPB15.7 快速入門視頻教程(60集)》深受硬件工程師歡迎。
于博士有15年的高速電路設(shè)計經(jīng)驗,專注于系統(tǒng)化設(shè)計,曾處理過多種電路板類型,信號速率超過12Gbps,單電壓軌道電流最大達到70安培。曾為多家知名企業(yè)和科研院所提供咨詢及培訓(xùn)服務(wù),覆蓋通信電子、醫(yī)療器械、汽車電子等多個行業(yè)。
2024年5月24-25日
本課程深入探討了信號完整性(SI)和電源完整性(PI)的關(guān)鍵知識,以案例為線索,系統(tǒng)介紹了設(shè)計方法和執(zhí)行步驟。讓設(shè)計有章可循!理清設(shè)計思路,掌握一套可操作的設(shè)計方法,把信號完整性設(shè)計真正落到實處。
此課程每年只開設(shè)一次,機會難得,欲學(xué)者不可錯過!
-
信號
+關(guān)注
關(guān)注
11文章
2739瀏覽量
76168 -
信號完整性
+關(guān)注
關(guān)注
68文章
1380瀏覽量
95166 -
返回電流
+關(guān)注
關(guān)注
0文章
7瀏覽量
6952
發(fā)布評論請先 登錄
相關(guān)推薦
評論