利用AD5360與自動校準(zhǔn)技術(shù)降低失調(diào)電壓

電路功能與優(yōu)勢

本文所述電路如圖1所示，可提供一種消除不確定失調(diào)誤差的校準(zhǔn)方法。在工業(yè)過程控制和儀器儀表應(yīng)用中使用高精度、高分辨率DAC時，低失調(diào)通常是一個關(guān)鍵特性。該電路利用 AD5360的內(nèi)置特性，并配合外部比較器和運算放大器，確定DAC輸出電壓是高于還是低于接地參考信號。當(dāng)失調(diào)量已知時，用戶可以調(diào)整發(fā)送至DAC的代碼來消除失調(diào)。

圖1. AD5360 DAC的自校準(zhǔn)電路可將失調(diào)電壓降至1 mV以下（原理示意圖，未顯示去耦和所有連接）

電路描述

AD5360是一種采用8 mm×8 mm 外形尺寸56 引腳LFCSP封裝的高集成度16通道串行輸入±10 V電壓輸出16 bit DAC。它提供一種4倍VREF標(biāo)稱輸出電壓范圍，例如，如果某項設(shè)計需要－8 V～+8 V輸出電壓范圍，這屬于一種非工業(yè)標(biāo)準(zhǔn)4 V參考電壓，它沒有考慮到DAC的零點誤差和滿度誤差，并且可能會影響輸出電壓范圍。

為了克服這個問題，該解決方案提供一種高于要求的電壓范圍的可選擇參考電壓，并且使用內(nèi)部增益寄存器（m）和失調(diào)寄存器（c）獨立調(diào)整每個通道輸出達到要求的范圍。

本文所述電路可以測量并通過校準(zhǔn)消除這些情況下主DAC的失調(diào)誤差。該電路需用一個通用I/O引腳和一個片內(nèi)監(jiān)控多路復(fù)用器。GPIO（通用I/O）引腳設(shè)置為輸入；通過讀取GPIO內(nèi)部寄存器，可以確定GPIO引腳的邏輯狀態(tài)。模擬多路復(fù)用器是可編程的，可將16路DAC輸出中的任一輸出與單一引腳（MON_OUT）相連。多路復(fù)用器具有低而有限的導(dǎo)通電阻RON ，因此從MON_OUT汲取的任何電流均會在RON 上產(chǎn)生壓降，從而引起輸出誤差。為了避免這種現(xiàn)象，需用一個低噪聲放大器AD8597來緩沖MON_OUT。該放大器后接低通濾波器，可降低高速精密比較器AD790 所接受的噪聲量，以免發(fā)生誤觸發(fā)。

AD790是一款快速（45 ns）、精密電壓比較器，具有豐富多樣的功能特性，且易于使用。該器件可以采用+5 V單電源或±15 V雙電源供電。單電源模式下，其輸入可以以地為參考，這是其它比較器所不具備的特性。雙電源模式下，它擁有處理輸入引腳上最大15 V差分電壓的獨特能力，從而可以簡化與大幅度動態(tài)信號的接口。采用±15 V電源供電時，AD790還需要一個額外的+5 VVLOGIC電源。此外，AD790的最大差分輸入電壓為15 V；因此，它能夠耐受AD5360的輸出電壓，而無需衰減。圖1中，如果通道失調(diào)為正，則比較器輸出為低電平，表示必須降低輸出電壓以消除失調(diào)。

如果通道失調(diào)為負，則比較器輸出為高電平，表示必須提高輸出電壓以消除失調(diào)。為校準(zhǔn)DAC，DAC通道需載入數(shù)字值，該值應(yīng)恰好提供與SIGGND相等的電壓（即0 V）。本例中，假設(shè)DAC通道具有負失調(diào)。讀取GPIO寄存器顯示，比較器輸出為低電平，表示輸入必須遞增，直到輸出反轉(zhuǎn)為止。隨著寫入DAC輸入寄存器的代碼逐步增大，讀取GPIO寄存器，直到比較器輸出跳變?yōu)楦唠娖健D790的最大遲滯帶為0.65 mV；因此，再次減小DAC碼可以更精確地確定DAC失調(diào)。

當(dāng)比較器輸出重新跳變?yōu)榈碗娖綍r，SIGGND位于這兩個碼之間的某個位置。由于電路所用器件存在誤差，比較器跳變點之間通常有三四個碼的跨度。用這種方法無法準(zhǔn)確確定哪個碼可提供最低失調(diào)輸出，但是，如果選取的碼為兩個跳變點碼的平均值，則相對于SIGGND的DAC通道失調(diào)一般小于1 mV。

為了使本文所討論的電路達到理想的性能，必須采用出色的布局、接地和去耦技術(shù)。至少應(yīng)采用四層PCB：一層為接地層，一層為電源層，另兩層為信號層。

常見變化

AD5362是AD5360的8通道版本。AD5361和AD5363分別是AD5360和AD5362的14位版本。AD8599是AD8597的雙通道版本。

本文所述電路可以使用上述任一款A(yù)D536x器件。需要時，也可以改用其它基準(zhǔn)電壓源以提供不同的輸出范圍。