0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

一個可以制造柔性光子晶圓及芯片的300毫米晶圓級平臺

MEMS ? 來源:MEMS ? 2024-05-27 09:32 ? 次閱讀

憑借晶圓級制造工藝,集成光子學領(lǐng)域近年發(fā)展迅速,在紅外(激光雷達和通信等應用)和可見光(深入新興應用領(lǐng)域,如顯示、光遺傳學和量子系統(tǒng)等)波段都已有報道集成光子學平臺和制造工藝。然而,這些進展主要集中于硅襯底上的制造工藝,獲得的是剛性光子晶圓和芯片,限制了其潛在的應用空間。

柔性集成光子晶圓有望使更多應用領(lǐng)域受益,例如貼合人體或衣物的可穿戴醫(yī)療監(jiān)護設(shè)備和柔性顯示器等。受益于光子功能的可穿戴醫(yī)療保健監(jiān)護設(shè)備可以佩戴于手腕(智能手表)、手指(智能戒指)或上臂(作為貼片),考慮到典型成人的手腕周長、戒指尺寸和上臂尺寸,這些監(jiān)測設(shè)備需要的彎曲直徑分別約為4厘米、1.5厘米和7.6厘米。

迄今,已有一些關(guān)于柔性光子學制造的報道。實現(xiàn)柔性光子學的一種流行技術(shù)是異質(zhì)集成,即首先在剛性襯底上制造器件,然后通過direct-flip或stamp-assisted工藝將器件轉(zhuǎn)移到柔性襯底上。另一種流行的技術(shù)是單片集成,即直接在柔性襯底上對器件進行圖案化,而柔性襯底則由剛性襯底臨時支撐。不過,這些現(xiàn)有柔性光子學僅限于單個器件或芯片規(guī)模的制造工藝,這限制了其可擴展性。

據(jù)麥姆斯咨詢介紹,美國麻省理工學院(MIT)的研究人員開發(fā)并實驗表征了第一個可以制造柔性光子晶圓及芯片的300毫米晶圓級平臺。首先,研究人員開發(fā)了300毫米晶圓級CMOS兼容的柔性平臺和制造工藝。接著,通過實驗演示了可見光波長下的關(guān)鍵光學功能,包括芯片耦合、波導路由和無源器件。實驗證明了光纖到芯片的邊緣耦合,耦合損耗為8 dB/facet,300 nm寬和400 nm寬波導的傳播損耗分別為12.1 dB/cm和9.4 dB/cm,1 x 2多模干涉儀(MMI)分路器的分路比為2.9 dB,所有這些都在632.8 nm工作波長下實現(xiàn)。

然后,研究人員進行了彎曲耐久性研究,以表征光子芯片的機械柔性。研究人員演示了將單個柔性光子芯片繞直徑從5厘米到1.25厘米圓柱體彎曲2000次,其光學性能沒有明顯下降。最后,研究人員通過實驗表征了彎曲柔性光子芯片所引起的偏振效應,比較了柔性芯片平放與圍繞兩個直徑不同圓柱體彎曲時的器件性能,發(fā)現(xiàn)輸出光的偏振會隨著芯片的彎曲而發(fā)生變化。

00812d52-1b7a-11ef-b74b-92fbcf53809c.jpg

柔性光子芯片的制造工藝

00999e50-1b7a-11ef-b74b-92fbcf53809c.jpg

柔性光子芯片的實驗表征

展望未來,研究人員將繼續(xù)開發(fā)這種晶圓級制造工藝,深入研究柔性光子芯片的特性。首先,研究人員將在平臺上引入晶圓級蝕刻切割溝槽,以實現(xiàn)更平滑的切面和更低損耗的邊緣耦合器;其次,探索退火步驟,以及改用LPCVD氮化硅的可行性,以進一步降低波導傳播損耗;第三,對柔性光子芯片的機械性能進行進一步數(shù)值分析和實驗表征,包括量化楊氏模量、彈性常數(shù)和斷裂強度;第四,研究應變對波導光學特性的影響,進行數(shù)值模擬,并將模擬結(jié)果與彎曲引起的偏振旋轉(zhuǎn)的實驗結(jié)果進行比較;第五,探索芯片向另一方向彎曲的影響,由于波導受到的應力和應變不同,預計這將對偏振旋轉(zhuǎn)產(chǎn)生影響;第六,開發(fā)一套自動彎曲測試裝置,以便對芯片的耐久性進行嚴格的高通量表征;第七,設(shè)計更多量身定制的光子器件,進一步研究芯片彎曲對偏振和損耗的影響。

總體來說,這項研究成果為可擴展的柔性集成光子學制造鋪平了道路,推動集成光子學進入需要柔性光子芯片的新應用領(lǐng)域,例如與人體或織物相適應的可穿戴醫(yī)療監(jiān)護儀以及柔性顯示器等。

論文鏈接:
https://doi.org/10.1038/s41598-024-61055-w



審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • CMOS
    +關(guān)注

    關(guān)注

    58

    文章

    5620

    瀏覽量

    234483
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4741

    瀏覽量

    127272
  • 激光雷達
    +關(guān)注

    關(guān)注

    967

    文章

    3863

    瀏覽量

    188728
  • 分路器
    +關(guān)注

    關(guān)注

    0

    文章

    18

    瀏覽量

    2064

原文標題:柔性晶圓級集成光子學制造平臺

文章出處:【微信號:MEMSensor,微信公眾號:MEMS】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    詳解不同封裝的工藝流程

    在本系列第七篇文章中,介紹了封裝的基本流程。本篇文章將側(cè)重介紹不同封裝方法所涉及的各
    的頭像 發(fā)表于 08-21 15:10 ?660次閱讀
    詳解不同<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝的工藝流程

    碳化硅和硅的區(qū)別是什么

    。而硅是傳統(tǒng)的半導體材料,具有成熟的制造工藝和廣泛的應用領(lǐng)域。 制造工藝: 碳化硅
    的頭像 發(fā)表于 08-08 10:13 ?470次閱讀

    是什么東西 芯片的區(qū)別

    是半導體制造過程中使用的種圓形硅片,它是制造集成電路(IC)或芯片的基礎(chǔ)材料。
    的頭像 發(fā)表于 05-29 18:04 ?4137次閱讀

    300毫米平臺上的柔性光子芯片:應用與制造技術(shù)詳解

    隨著技術(shù)的進步,300毫米平臺下的柔性
    的頭像 發(fā)表于 05-27 12:52 ?562次閱讀

    文解析半導體測試系統(tǒng)

    測試的對象是,而由許多芯片組成,測試的目
    發(fā)表于 04-23 16:56 ?1142次閱讀
    <b class='flag-5'>一</b>文解析半導體<b class='flag-5'>晶</b><b class='flag-5'>圓</b>測試系統(tǒng)

    TC WAFER 測溫系統(tǒng) 儀表化溫度測量

    “TC WAFER 測溫系統(tǒng)”似乎是種用于測量(半導體制造中的基礎(chǔ)材料)溫度的系統(tǒng)。在
    的頭像 發(fā)表于 03-08 17:58 ?767次閱讀
    TC WAFER   <b class='flag-5'>晶</b><b class='flag-5'>圓</b>測溫系統(tǒng) 儀表化<b class='flag-5'>晶</b><b class='flag-5'>圓</b>溫度測量

    文看懂封裝

    共讀好書 在本文中,我們將重點介紹半導體封裝的另種主要方法——封裝(WLP)。本文將探討
    的頭像 發(fā)表于 03-05 08:42 ?1003次閱讀
    <b class='flag-5'>一</b>文看懂<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝

    芯片制造全流程:從加工到封裝測試的深度解析

    傳統(tǒng)封裝需要將每個芯片都從中切割出來并放入模具中。封裝 (WLP) 則是先進封裝技術(shù)的
    發(fā)表于 01-12 09:29 ?2284次閱讀
    <b class='flag-5'>芯片</b><b class='flag-5'>制造</b>全流程:從<b class='flag-5'>晶</b><b class='flag-5'>圓</b>加工到封裝測試的深度解析

    全球代工行業(yè)格局及市場趨勢

    制造產(chǎn)業(yè)在集成電路產(chǎn)業(yè)中起著承前啟后的作用,是整個集成電路產(chǎn)業(yè)的平臺和核心,而代工又是
    發(fā)表于 01-04 10:56 ?1277次閱讀
    全球<b class='flag-5'>晶</b><b class='flag-5'>圓</b>代工行業(yè)格局及市場趨勢

    靜電對有哪些影響?怎么消除?

    靜電也會引起設(shè)備故障,例如電荷積累導致設(shè)備放電故障,干擾設(shè)備正常運作。 為了消除靜電對的影響,可以采取以下措施。 1.設(shè)置靜電消除器:在
    的頭像 發(fā)表于 12-20 14:13 ?773次閱讀

    【科普】什么是封裝

    【科普】什么是封裝
    的頭像 發(fā)表于 12-07 11:34 ?1298次閱讀
    【科普】什么是<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝

    HRP先進封裝替代傳統(tǒng)封裝技術(shù)研究(HRP先進封裝芯片

    工藝技術(shù)的研究,由深圳市華芯邦科技有限公司(Hotchip)提出,可解決元器件散熱、可靠性、成本、器件尺寸等問題,是替代傳統(tǒng)封裝技術(shù)解決方案之。本文總結(jié)了HRP工藝的封裝特點和優(yōu)勢,詳細介紹其工藝實現(xiàn)路線,為傳統(tǒng)封裝技術(shù)替代提供解決方案。HRP
    的頭像 發(fā)表于 11-30 09:23 ?1786次閱讀
    HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>先進封裝替代傳統(tǒng)封裝技術(shù)研究(HRP<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>先進封裝<b class='flag-5'>芯片</b>)

    封裝的基本流程

    介紹了封裝的基本流程。本篇文章將側(cè)重介紹不同封裝方法所涉及的各項工藝。
    的頭像 發(fā)表于 11-08 09:20 ?8072次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝的基本流程

    扇出型封裝技術(shù)的優(yōu)勢分析

    扇出型封裝技術(shù)的優(yōu)勢在于能夠利用高密度布線制造工藝,形成功率損耗更低、功能性更強的芯片封裝結(jié)構(gòu),讓系統(tǒng)
    發(fā)表于 10-25 15:16 ?645次閱讀
    扇出型<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝技術(shù)的優(yōu)勢分析

    半導體后端工藝:封裝工藝(上)

    封裝是指切割前的工藝。
    的頭像 發(fā)表于 10-18 09:31 ?2502次閱讀
    半導體后端工藝:<b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>級</b>封裝工藝(上)