在PCB設計過程中經常會遇到高多層、高密度的設計,那么這種情況下就難免出現(xiàn)跨分割的情況,如下圖所示:
這是一個HDI的項目,非常的密集,很多點都會出現(xiàn)跨分割,在設計之初,針對DDR3,經過仿真之后,覺得問題不大,所以設計工程師和我交流的時候,告訴他沒有問題,結果一拿過來review的時候,傻眼。這哪是跨分割,簡直就是分割嘛。來回在gap上繞線或者差分線有一根單線直接布在gap上,十有八九會造成問題,不是SI的問題,就有可能造成PI的問題,或者EMI的問題。
因為跨分割本身就會造成阻抗的不連續(xù),阻抗不連續(xù)就會造成反射,反射過大就有可能造成輻射或者干擾,進而SSN、串擾、EMI,等等問題就有可能接踵而至。
那么,如果信號一定要跨分割怎么辦呢?其實這個也沒有一個非常好的辦法,只能說是“壞中選優(yōu)”。比如:最短的距離跨分割、不要在gap上繞線:
另外,縫補電容也是常用的一種手段,即為跨分割的信號提供較短的回流路徑。通常在信號跨分割處擺放一個 0201 或者 0402大小的瓷片電容,電容的容值在 0.01uF 或者是 0.1 uF,這個參數并不是一成不變的,需要根據信號的頻率的變化而改變。
當然,在低速的時候,在EMI的處理方法上,還可以利用跨接的方式,即在信號線經過gap的區(qū)域加一顆0ohm的電阻。
審核編輯:劉清
-
DDR3
+關注
關注
2文章
273瀏覽量
42081 -
emi
+關注
關注
53文章
3545瀏覽量
126758 -
PCB設計
+關注
關注
394文章
4648瀏覽量
84544 -
信號線
+關注
關注
2文章
160瀏覽量
21344 -
瓷片電容
+關注
關注
0文章
75瀏覽量
14525
原文標題:在高速電路設計中,如何應對PCB設計中信號線的跨分割
文章出處:【微信號:SI_PI_EMC,微信公眾號:信號完整性】歡迎添加關注!文章轉載請注明出處。
發(fā)布評論請先 登錄
相關推薦
評論