0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

多叉指MOSFET器件靜電防護(hù)魯棒性提升技巧

靜芯微 ? 來源:jf_65561982 ? 作者:jf_65561982 ? 2024-06-22 00:50 ? 次閱讀

導(dǎo)語:

柵極接地NMOS是一種廣泛應(yīng)用的片上ESD器件結(jié)構(gòu),為達(dá)到特定ESD防護(hù)等級(jí),一般會(huì)采用多叉指版圖形式來減小器件占用的芯片面積。但是,多叉指柵極接地NMOS在ESD應(yīng)力作用下,各個(gè)叉指難于做到均勻開啟,無法達(dá)到預(yù)期ESD防護(hù)等級(jí)。本文從版圖、器件結(jié)構(gòu)、觸發(fā)技術(shù)等角度介紹一些改善多叉指MOSFET靜電防護(hù)器件電流泄放均勻性提升器件靜電防護(hù)魯棒性的技巧。

正文:

據(jù)文獻(xiàn)報(bào)道,大面積叉指狀靜電箝制器件靜電防護(hù)能力的提高并不與器件面積大小或器件叉指數(shù)目成正比。其根本原因是各個(gè)寄生三極管BJT的非均勻觸發(fā)引發(fā)LDMOS器件中的電流聚集效應(yīng),導(dǎo)致了器件未能充分發(fā)揮防護(hù)潛能而過早失效?,F(xiàn)有的改善多叉指MOSFET靜電防護(hù)器件電流泄放均勻性的技巧包括版圖布局、器件優(yōu)化和增加觸發(fā)電路等。

1、版圖布局技巧

在傳統(tǒng)多叉指LDNMOS器件的布局上,造成非均勻開啟環(huán)境的主要原因來自寄生BJT基極電阻的差別。如圖1所示為版圖布局的改進(jìn),緊貼每一個(gè)NMOS管的源極插入一個(gè)P+型擴(kuò)散區(qū),可以使得多叉指NMOS器件中的每個(gè)橫向NPN BJT的寄生電阻幾乎接近相同。由于各個(gè)叉指具有幾乎相同的基極電阻,其橫向寄生NPN BJT可以幾乎同時(shí)被觸發(fā)開啟。但是需要注意的是,各個(gè)源區(qū)由于P+擴(kuò)散區(qū)的植入,布局的尺寸會(huì)有所增加;此外,如果各個(gè)叉指的襯底電阻因此而變得太小,那么所有寄生橫向NPN BJT難以迅速開啟保護(hù)內(nèi)部電路器件的薄柵氧化層。

wKgZomZ1rnKAR95gAAFXtLSD3qM031.png

(a)布局的頂視圖

wKgaomZ1roaAdFRIAAD7oFnEjnY111.png

(b) X-X’方向截面圖

2、柵極耦合技術(shù)

圖2為一種采用柵極耦合技術(shù)的靜電防護(hù)電路。通過不斷調(diào)試電容和電阻的大小,在高ESD應(yīng)力下,可以將一個(gè)合適的電壓耦合到NMOS和PMOS的柵極,從而降低NMOS和PMOS的開啟電壓,大尺寸多叉指NMOS器件的非均勻開啟問題可以通過柵極耦合技術(shù)得到克服。

然而對(duì)于NMOS和PMOS,如果耦合到柵極的偏置電壓較高,會(huì)引起更多的溝道電流和較高的電場,使薄柵氧化層易于被破壞。所以,其ESD防護(hù)的魯棒性會(huì)迅速減低。柵極耦合ESD防護(hù)電路必須仔細(xì)設(shè)計(jì)和優(yōu)化,以防止ESD防護(hù)級(jí)別會(huì)因?yàn)闁艠O過驅(qū)動(dòng)而下降。

wKgZomZ1rq6AdnOHAABVYEgH0AI417.png

圖2 利用柵極耦合技術(shù)的ESD防護(hù)電路

3、襯底觸發(fā)技術(shù)

圖3是采用襯底觸發(fā)技術(shù)的ESD防護(hù)電路,同樣通過調(diào)整電阻和電容,可以為橫向寄生NPN BJT提供一個(gè)合適的襯底觸發(fā)電壓,降低NMOS管的觸發(fā)電壓,從而提升NMOS管的開啟均勻性。

與柵極耦合的設(shè)計(jì)相比,襯底觸發(fā)技術(shù)直接有效地提高了寄生BJT管的基極電壓,因此,可有效防止溝道電流的產(chǎn)生和柵氧化層的過壓問題。所以,襯底觸發(fā)技術(shù)能持續(xù)提高ESD防護(hù)器件的ESD魯棒性,而不像柵極耦合技術(shù)那樣,在柵極過驅(qū)動(dòng)的情況下出現(xiàn)魯棒性降低。當(dāng)然,該技術(shù)需要額外的版圖面積來實(shí)現(xiàn)電容、電阻構(gòu)成的觸發(fā)電路。

wKgZomZ1rsqAeXYgAAAzBT_Y0Rw649.png

圖3 利用襯底觸發(fā)技術(shù)的ESD防護(hù)電路

4、多米諾型觸發(fā)技術(shù)

如圖4所示為多米諾型多叉指器件觸發(fā)技術(shù)。圖中是漏極/源極的鎮(zhèn)流電阻。每個(gè)叉指NMOS管中的電阻用來給相鄰叉指的柵極提供偏置電壓。多米諾型結(jié)構(gòu)中任意一個(gè)叉指被觸發(fā)后,其它叉指會(huì)像多米諾骨牌一樣,依次開啟。假設(shè)F2指最先開啟,那么,最開始的ESD電流將流過電阻,形成,抬高F3柵極的電壓。因此,根據(jù)柵極耦合效應(yīng),F(xiàn)3中內(nèi)在的寄生BJT能夠被觸發(fā)從而導(dǎo)通。以此類推,依照相同的原理,源極的信號(hào)不斷向下傳遞,使下一個(gè)管子觸發(fā)。最終多指器件呈現(xiàn)整體性導(dǎo)通狀態(tài),從而高效泄放ESD電流。此電路中電阻若設(shè)計(jì)得當(dāng),可達(dá)到預(yù)期效果,但其布局實(shí)現(xiàn)較為復(fù)雜。

wKgaomZ1rtqASexTAACc2cvEQp4954.png

圖4 多米諾型多叉指器件的等效電路圖

5、襯底自觸發(fā)技術(shù)

如圖5所示為襯底自觸發(fā)技術(shù)ESD防護(hù)電路的等效電路圖。此改進(jìn)的多叉指器件結(jié)構(gòu)中間兩個(gè)管子與兩邊的其它管子結(jié)構(gòu)不完全相同,它利用中間兩個(gè)叉指先行開啟提供的電流作為襯底觸發(fā)電流來啟動(dòng)其它叉指。除了中間叉指的源極與其它叉指寄生BJT的基極相接、而不是傳統(tǒng)接地以外,中間兩個(gè)叉指的尺寸大小、基本結(jié)構(gòu)與傳統(tǒng)的對(duì)稱多指柵極接地MOS布局基本相同。

wKgZomZ1ruiAXMO6AANzBQwnAto757.png

圖5 襯底自觸發(fā)ESD防護(hù)電路的等效電路圖

圖6(a)(b)分別為采用襯底自觸發(fā)技術(shù)的柵極接地NMOS結(jié)構(gòu)版圖和X-X’方向的剖面圖,此技術(shù)通過在各個(gè)叉指的漏極插入P+擴(kuò)散區(qū)作為被觸發(fā)襯底的節(jié)點(diǎn)。中間叉指的源極與這些被觸發(fā)襯底節(jié)點(diǎn)相連接。在布局上,由于漏極區(qū)域一般要比源極區(qū)域大一些,插入P+擴(kuò)散區(qū)并不會(huì)增加整個(gè)布局尺寸。

wKgaomZ1rvuAWRvWAAKtpdPpm9o520.png

柵極接地NMOS結(jié)構(gòu)襯底自觸發(fā)技術(shù),(a)版圖布局

wKgZomZ1rxKAJpzJAAFfMm7Nd4w708.png

柵極接地NMOS結(jié)構(gòu)襯底自觸發(fā)技術(shù) (b)X-X’方向剖面圖

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 三極管
    +關(guān)注

    關(guān)注

    142

    文章

    3561

    瀏覽量

    120873
  • MOSFET
    +關(guān)注

    關(guān)注

    142

    文章

    6929

    瀏覽量

    211720
  • 靜電防護(hù)
    +關(guān)注

    關(guān)注

    11

    文章

    176

    瀏覽量

    47334
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    高壓功率IC片上靜電防護(hù)器件

    器件靜電提高的主要障礙。1. 單指器件靜電泄放
    發(fā)表于 03-03 17:54

    高壓功率IC片上靜電防護(hù)器件之BSDOT結(jié)構(gòu)

    [size=1em]導(dǎo)讀LDMOS是功率IC的常用器件,它作為片上靜電防護(hù)器件使用時(shí),與低壓MOSFET一樣存在
    發(fā)表于 03-12 14:12

    高壓功率IC片上靜電防護(hù)器件之BSDOT結(jié)構(gòu)

    [size=1em]導(dǎo)讀LDMOS是功率IC的常用器件,它作為片上靜電防護(hù)器件使用時(shí),與低壓MOSFET一樣存在
    發(fā)表于 04-06 09:24

    影響電路的設(shè)計(jì)因素思考

    本文討論的因素影響電路的,所涵蓋的主題包括如何處理瞬態(tài)電壓和防止靜電放電(ESD)和故障。故障保護(hù)多路復(fù)用器MAX14770E的PROFIBUS收發(fā)器MAX4708
    發(fā)表于 04-09 11:43 ?4213次閱讀
    影響電路<b class='flag-5'>魯</b><b class='flag-5'>棒</b><b class='flag-5'>性</b>的設(shè)計(jì)因素思考

    是什么意思_Robust為什么翻譯成

    的定義 是什么意思?頭一次看到這個(gè)詞的你可能會(huì)想歪(邪惡的笑臉)。但其實(shí)
    發(fā)表于 11-29 09:08 ?12.5w次閱讀
    <b class='flag-5'>魯</b><b class='flag-5'>棒</b><b class='flag-5'>性</b>是什么意思_Robust為什么翻譯成<b class='flag-5'>魯</b><b class='flag-5'>棒</b><b class='flag-5'>性</b>

    和穩(wěn)定性的區(qū)別

    。 所謂穩(wěn)定性,是指控制系統(tǒng)在使它偏離平衡狀態(tài)的擾動(dòng)作用消失后,返回原來平衡狀態(tài)的能力。 受到的擾動(dòng) 穩(wěn)定性是系統(tǒng)受到瞬時(shí)擾動(dòng),擾動(dòng)消失后系統(tǒng)回到原來狀態(tài)的能力,而
    發(fā)表于 11-29 09:39 ?24.6w次閱讀

    Linux的度量詳解及關(guān)聯(lián)測試分析

    軟件(或軟件構(gòu)件)是衡量軟件在異常輸入和應(yīng)力環(huán)境條件下保持正常工作能力的一種度量。
    發(fā)表于 12-02 09:29 ?4560次閱讀
     Linux的<b class='flag-5'>魯</b><b class='flag-5'>棒</b><b class='flag-5'>性</b>度量詳解及<b class='flag-5'>魯</b><b class='flag-5'>棒</b><b class='flag-5'>性</b>關(guān)聯(lián)測試分析

    基于KeyStone器件特性的系統(tǒng)設(shè)計(jì)及例程解析

    對(duì)于復(fù)雜的系統(tǒng),是非常重要的。為了協(xié)助客戶建立系統(tǒng),KeyStone
    發(fā)表于 02-04 22:24 ?2156次閱讀
    基于KeyStone<b class='flag-5'>器件</b>特性的<b class='flag-5'>魯</b><b class='flag-5'>棒</b><b class='flag-5'>性</b>系統(tǒng)設(shè)計(jì)及例程解析

    雪崩下SiC MOSFET應(yīng)用技術(shù)的評(píng)估

    本文將探討如何在雪崩工作條件下評(píng)估 SiC MOSFET。MOSFET 功率變換器,特別是電動(dòng)汽車驅(qū)動(dòng)電機(jī)功率變換器,需要能夠耐受
    發(fā)表于 08-09 10:33 ?1897次閱讀
    雪崩下SiC <b class='flag-5'>MOSFET</b>應(yīng)用技術(shù)的<b class='flag-5'>魯</b><b class='flag-5'>棒</b><b class='flag-5'>性</b>評(píng)估

    一文淺談(Robustness)

    (Robustness)
    的頭像 發(fā)表于 10-16 09:50 ?1352次閱讀

    的含義以及如何提高模型的?

    的含義以及如何提高模型的? 什么是
    的頭像 發(fā)表于 10-29 11:21 ?3122次閱讀

    USB接口靜電防護(hù)器件選型要點(diǎn)

    ,甚至無法正常工作。以下是在選用USB接口靜電防護(hù)器件時(shí)需要注意的要點(diǎn)。 1. 靜電擊穿電壓:靜電擊穿電壓是
    的頭像 發(fā)表于 01-03 11:31 ?924次閱讀

    如何從利用靜電防護(hù)器件來降低ESD危害?

    保護(hù)設(shè)備和元件免受靜電損害。本文將詳細(xì)介紹如何利用靜電防護(hù)器件來降低ESD危害。 首先,了解ESD的原理非常重要。靜電放電是
    的頭像 發(fā)表于 01-03 13:42 ?557次閱讀

    高壓功率IC片上靜電防護(hù)器件之BSDOT結(jié)構(gòu)

    導(dǎo)語:LDMOS是功率IC的常用器件,它作為片上靜電防護(hù)器件使用時(shí),與低壓MOSFET一樣存在靜電
    的頭像 發(fā)表于 06-22 00:17 ?261次閱讀
    高壓功率IC片上<b class='flag-5'>靜電</b><b class='flag-5'>防護(hù)</b><b class='flag-5'>器件</b>之BSDOT結(jié)構(gòu)

    低觸發(fā)電壓可控硅結(jié)構(gòu)靜電防護(hù)器件

    可控硅SCR(Silicon Controlled Rectifier)結(jié)構(gòu)靜電防護(hù)器件由于其自身的正反饋機(jī)制,具有單位面積泄放電流高、導(dǎo)通電阻小、
    的頭像 發(fā)表于 06-22 00:52 ?281次閱讀
    低觸發(fā)電壓可控硅結(jié)構(gòu)<b class='flag-5'>靜電</b><b class='flag-5'>防護(hù)</b><b class='flag-5'>器件</b>