2.5D/3D封裝技術(shù)升級，拉高AI芯片性能天花板

電子發(fā)燒友網(wǎng)報道（文/李彎彎）一直以來，提升芯片性能主要依靠先進制程的突破。但現(xiàn)在，人工智能對算力的需求，將芯片封裝技術(shù)的重要性提升至前所未有的高度。為了提升AI芯片的集成度和性能，高級封裝技術(shù)如2.5D/3D封裝和Chiplet等得到了廣泛應用。

根據(jù)研究機構(gòu)的調(diào)研，到2028年，2.5D及3D封裝將成為僅次于晶圓級封裝的第二大先進封裝形式。這一技術(shù)不僅能夠提高芯片的性能和集成度，還能有效降低功耗，為AI和高性能計算等領(lǐng)域提供強有力的支持。

2.5D/3D封裝的技術(shù)優(yōu)勢

什么是2.5D和3D封裝？2.5D封裝是一種先進的異構(gòu)芯片封裝技術(shù)，它結(jié)合了2D（平面）和3D（立體）封裝的特點，實現(xiàn)了多個芯片的高密度線路連接并集成為一個封裝。

2.5D封裝技術(shù)的關(guān)鍵在于中介層，它充當了多個芯片之間的橋梁，提供了高速通信接口。中介層可以是硅轉(zhuǎn)接板（Si Interposer）、玻璃轉(zhuǎn)接板或其他類型的材質(zhì)。在硅轉(zhuǎn)接板上，穿越中介層的過孔被稱為TSV（Through Silicon Via，硅通孔），而在玻璃轉(zhuǎn)接板上則稱為TGV。

芯片不是直接安裝在電路板上，而是先安裝在中介層上。這些芯片通常使用MicroBump技術(shù)或其他先進的連接技術(shù)連接到中介層。中介層的表面使用重新分布層（RDL）進行布線互連，以實現(xiàn)芯片之間的電氣連接。

優(yōu)勢方面，2.5D封裝允許在有限的空間內(nèi)集成更多的引腳，提高了芯片的集成度和性能；芯片之間的直接連接減少了信號傳輸?shù)穆窂介L度，降低了信號延遲和功耗；由于芯片之間的緊密連接和中介層的優(yōu)化設計，2.5D封裝通常具有更好的散熱性能；2.5D封裝支持高速數(shù)據(jù)傳輸，滿足對高性能計算和網(wǎng)絡設備的需求。

英特爾的EMIB（Embedded Multi-die Interconnect Bridge）就是一種2.5D先進封裝技術(shù)，它允許將多個芯片（或稱為“芯粒”）通過中介層（Interposer）實現(xiàn)高密度線路連接，并集成為一個封裝。這種技術(shù)特別適用于異構(gòu)芯片集成，即將不同制程、不同功能、來自不同廠商的芯片集成在一起，形成一個功能強大的系統(tǒng)級芯片（SoC）。

臺積電的CoWoS（Chip-on-Wafer-on-Substrate）也是一種典型的2.5D封裝技術(shù)，它結(jié)合了芯片堆疊（CoW, Chip on Wafer）和晶圓級封裝（WoS, Wafer on Substrate）的特點，實現(xiàn)了多個不同功能芯片的高密度集成。

CoWoS技術(shù)通過將多個有源硅芯片（如邏輯芯片和HBM堆棧）集成在無源硅中介層上，并利用中介層上的高密度布線實現(xiàn)芯片間的互連。這種技術(shù)能夠?qū)?a href="http://www.ttokpm.com/v/tag/132/" target="_blank">CPU、GPU、DRAM等各式芯片以并排方式堆疊，并通過硅通孔（TSV, Through Silicon Via）技術(shù)實現(xiàn)垂直電氣連接。最終，整個結(jié)構(gòu)再被安裝到一個更大的封裝基板上，形成一個完整的封裝體。

根據(jù)中介層的不同CoWoS技術(shù)可以分為CoWoS_S（使用Si襯底作為中介層）、CoWoS_R（使用RDL作為中介層）和CoWoS_L（使用小芯片和RDL作為中介層）三種類型。

三星發(fā)布的I-Cube系列技術(shù)也是2.5D封裝的重要代表。I-Cube通過并行水平芯片放置的方式，將多個芯片（包括邏輯芯片和存儲器芯片）集成在一個硅中介層上，并通過硅通孔（TSV）和后道工序（BEOL）技術(shù)實現(xiàn)芯片間的電氣連接，這種技術(shù)不僅提高了芯片密度，還顯著增強了系統(tǒng)的整體性能。

例如，三星I-Cube2可以集成一個邏輯裸片和兩個HBM裸片，而最新的I-Cube4則包含四個HBM和一個邏輯芯片。這種技術(shù)不僅提高了芯片密度，還顯著增強了系統(tǒng)的整體性能。

3D封裝技術(shù)又稱為三維集成電路封裝技術(shù)，是一種先進的半導體封裝方法，它允許多個芯片在垂直方向上堆疊在一起，以提供更高的性能、更小的封裝尺寸和更低的能耗。

3D封裝技術(shù)的核心在于將多個芯片在垂直方向上堆疊，而不是傳統(tǒng)的2D封裝中芯片平面排列的方式。這種堆疊方式有助于減小封裝面積，提高電子元件之間的連接性能，并縮短信號傳輸距離。

由于芯片之間的垂直堆疊，3D封裝技術(shù)能夠減少信號傳輸?shù)难舆t，提高數(shù)據(jù)傳輸?shù)膸?，從而顯著提升系統(tǒng)的整體性能。

在單位體積內(nèi)，3D封裝可以集成更多的芯片和功能，實現(xiàn)大容量和高密度的封裝。較短的信號傳輸距離和優(yōu)化的供電及散熱設計使得3D封裝技術(shù)能夠降低系統(tǒng)的功耗。3D封裝技術(shù)可以集成不同工藝、不同功能的芯片，實現(xiàn)多功能、高效能的封裝。

臺積電的SoIC（System on Integrated Chips）就是一種創(chuàng)新的3D封裝解決方案，通過芯片堆疊技術(shù)提升系統(tǒng)的集成度、性能和功耗效率。臺積電自2022年開始小規(guī)模量產(chǎn)SoIC封裝。

什么AI芯片采用了先進封裝技術(shù)

AI及高性能運算芯片廠商目前主要采用的封裝形式之一是臺積電CoWos。臺積電預計，AI加速發(fā)展帶動先進封裝CoWos需求快速增長。據(jù)稱，英偉達、AMD兩家公司包下了臺積電今明兩年CoWoS與SoIC 先進封裝產(chǎn)能。

英偉達的多款GPU產(chǎn)品采用了臺積電CoWoS封裝技術(shù)，如H100和A100等AI芯片。這些芯片通過CoWoS封裝實現(xiàn)了高性能和高帶寬，滿足了復雜計算任務的需求。具體來看，英偉達主力產(chǎn)品H100主要采用臺積電4nm制程，并采用CoWoS先進封裝，與SK海力士的高帶寬內(nèi)存（HBM）以2.5D封裝形式提供給客戶。

AMD的MI300系列GPU采用了CoWoS封裝技術(shù)，MI300芯片結(jié)合了SoIC及CoWoS等兩種先進封裝結(jié)構(gòu)，以支持其高性能計算和AI應用。具體來看，MI300系列采用臺積電5nm和6nm制程生產(chǎn)，同時先采用臺積電的SoIC將CPU、GPU芯片做垂直堆疊整合，再與HBM做CoWoS先進封裝。

英特爾EMIB 2.5D先進封裝技術(shù)也已經(jīng)應用于其多款產(chǎn)品中，包括第四代英特爾?至強?處理器、至強6處理器以及英特爾Stratix?10 FPGA等。這些產(chǎn)品通過EMIB技術(shù)實現(xiàn)了高性能、低功耗和高度集成的特性，在數(shù)據(jù)中心、云計算、人工智能等領(lǐng)域得到了廣泛應用。

此外，不久前，多家EDA與IP領(lǐng)域的英特爾代工生態(tài)系統(tǒng)合作伙伴宣布為英特爾EMIB技術(shù)推出參考流程，簡化設計客戶利用EMIB 2.5D先進封裝的過程，包括Cadence楷登電子、西門子和Synopsys新思科技。

除了臺積電、英特爾、三星等廠商之外，中國大陸封測企業(yè)也在高性能先進封裝領(lǐng)域積極布局。長電科技此前表示，其推出的XDFOI Chiplet 高密度多維異構(gòu)集成系列工藝已按計劃進入穩(wěn)定量產(chǎn)階段。該技術(shù)是一種面向Chiplet的極高密度、多扇出型封裝高密度異構(gòu)集成解決方案，利用協(xié)同設計理念實現(xiàn)芯片成品集成與測試一體化，涵蓋2D、2.5D、3D集成技術(shù)。

該公司此前介紹，Chiplet封裝將會是先進封裝技術(shù)的重要發(fā)展方向，可以把不同類型的芯片和器件集成在一起，以實現(xiàn)更高性能、更低功耗和更好的可靠性。在Chiplet基礎(chǔ)上，長電科技推出的XDFOI封裝方案，已在高性能計算、人工智能、5G、汽車電子等領(lǐng)域應用。

寫在最后

近年來，隨著AI技術(shù)的快速發(fā)展和應用需求的不斷增加，AI芯片先進封裝技術(shù)取得了顯著進展。國內(nèi)外廠商紛紛加大研發(fā)投入，推出了一系列具有創(chuàng)新性的封裝解決方案。如，臺積電的CoWoS與SoIC 技術(shù)，英特爾的EMIB技術(shù)，長電科技的XDFOI封裝技術(shù)等。

隨著AI技術(shù)的不斷發(fā)展和應用需求的持續(xù)增長，AI芯片先進封裝技術(shù)將面臨廣闊的市場前景。可以預見，未來AI芯片先進封裝技術(shù)將會繼續(xù)向更高集成度、更低功耗和更低成本的方向發(fā)展。同時，隨著新技術(shù)的不斷涌現(xiàn)，該技術(shù)也將會不斷有新的突破和創(chuàng)新。