0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

新思科技引領(lǐng)EMIB封裝技術(shù)革新,推出量產(chǎn)級多裸晶芯片設(shè)計參考流程

CHANBAEK ? 來源:網(wǎng)絡(luò)整理 ? 2024-07-11 09:47 ? 次閱讀

在當(dāng)今半導(dǎo)體產(chǎn)業(yè)日新月異的背景下,封裝技術(shù)的創(chuàng)新正成為推動芯片性能與系統(tǒng)集成度飛躍的關(guān)鍵力量。近日,全球領(lǐng)先的EDA電子設(shè)計自動化)和半導(dǎo)體IP解決方案提供商——新思科技,宣布了一項重大技術(shù)突破,即面向英特爾代工服務(wù)中的EMIB(嵌入式多芯片互連橋接)先進(jìn)封裝技術(shù),成功推出了可量產(chǎn)的多裸晶芯片設(shè)計參考流程。這一里程碑式的成果,不僅彰顯了新思科技在半導(dǎo)體設(shè)計領(lǐng)域的深厚底蘊(yùn),更為整個行業(yè)帶來了前所未有的設(shè)計靈活性和生產(chǎn)效率。

打造高效協(xié)同設(shè)計新紀(jì)元

新思科技此次推出的參考流程,深度融合了Synopsys.ai? EDA全面解決方案與新思科技自身的IP資源,構(gòu)建了一個從概念到量產(chǎn)的無縫銜接平臺。該流程的核心在于其強(qiáng)大的協(xié)同設(shè)計與分析能力,它利用新思科技自主研發(fā)的3D IC Compiler技術(shù),顯著加速了從芯片設(shè)計到系統(tǒng)集成的全過程。這一創(chuàng)新工具不僅簡化了復(fù)雜的多裸晶芯片設(shè)計流程,還極大地提升了設(shè)計團(tuán)隊的效率與靈活性,使得設(shè)計師能夠更早地進(jìn)行架構(gòu)探索,快速響應(yīng)市場變化。

AI賦能,優(yōu)化性能與生產(chǎn)力

尤為值得一提的是,新思科技在該流程中引入了AI技術(shù),通過3DSO.ai與新思科技3D IC Compiler的原生集成,實現(xiàn)了對信號電源及熱完整性的智能化優(yōu)化。這一創(chuàng)新不僅確保了設(shè)計的精確性與可靠性,還大幅提升了設(shè)計過程中的生產(chǎn)力。AI算法的深度介入,使得設(shè)計師能夠以前所未有的精度和效率,對多裸晶芯片系統(tǒng)中的每一個細(xì)節(jié)進(jìn)行精細(xì)調(diào)控,從而在保證系統(tǒng)性能的同時,有效降低了設(shè)計成本與開發(fā)周期。

全面解決方案,加速異構(gòu)集成時代

面對日益增長的異構(gòu)集成需求,新思科技的多裸晶芯片設(shè)計參考流程提供了一個全面且可擴(kuò)展的解決方案。從早期架構(gòu)探索到快速軟件開發(fā),再到系統(tǒng)驗證、高效的芯片與封裝協(xié)同設(shè)計,直至穩(wěn)健的芯片間連接與更高的制造可靠性,這一流程覆蓋了從芯片到系統(tǒng)的每一個環(huán)節(jié)。它不僅為設(shè)計團(tuán)隊提供了強(qiáng)大的技術(shù)支持,更為整個產(chǎn)業(yè)鏈帶來了前所未有的協(xié)同效應(yīng),推動了半導(dǎo)體行業(yè)向更高集成度、更高性能、更低功耗的方向邁進(jìn)。

結(jié)語

新思科技此次推出的面向英特爾代工EMIB技術(shù)的量產(chǎn)級多裸晶芯片設(shè)計參考流程,不僅是公司技術(shù)創(chuàng)新實力的集中展現(xiàn),更是對未來半導(dǎo)體產(chǎn)業(yè)發(fā)展趨勢的深刻洞察與積極響應(yīng)。隨著異構(gòu)集成時代的到來,這一流程將為全球設(shè)計師提供強(qiáng)大的工具與平臺,助力他們創(chuàng)造出更加先進(jìn)、高效、可靠的芯片系統(tǒng),推動科技進(jìn)步與社會發(fā)展邁向新的高度。新思科技正以實際行動,引領(lǐng)半導(dǎo)體設(shè)計領(lǐng)域的又一次革命性飛躍。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    26324

    瀏覽量

    209992
  • 芯片設(shè)計
    +關(guān)注

    關(guān)注

    15

    文章

    980

    瀏覽量

    54619
  • 新思科技
    +關(guān)注

    關(guān)注

    5

    文章

    775

    瀏覽量

    50191
收藏 人收藏

    評論

    相關(guān)推薦

    詳解不同封裝的工藝流程

    在本系列第七篇文章中,介紹了封裝的基本流程。本篇文章將側(cè)重介紹不同
    的頭像 發(fā)表于 08-21 15:10 ?672次閱讀
    詳解不同<b class='flag-5'>晶</b>圓<b class='flag-5'>級</b><b class='flag-5'>封裝</b>的工藝<b class='flag-5'>流程</b>

    思科技7月份行業(yè)事件

    思科技宣布推出面向英特爾代工EMIB先進(jìn)封裝技術(shù)的可量產(chǎn)
    的頭像 發(fā)表于 08-12 09:50 ?423次閱讀

    思科技攜手英特爾推出量產(chǎn)Multi-Die芯片設(shè)計解決方案

    思科技(Synopsys)近日宣布推出面向英特爾代工EMIB先進(jìn)封裝技術(shù)的可量產(chǎn)
    的頭像 發(fā)表于 07-16 09:42 ?443次閱讀

    思科技面向英特爾代工推出量產(chǎn)芯片設(shè)計參考流程,加速芯片創(chuàng)新

    3DIC Compiler協(xié)同設(shè)計與分析解決方案結(jié)合新思科技IP,加速英特爾代工EMIB技術(shù)的異構(gòu)集成 摘要: 新思科技人工智能(AI)驅(qū)動型
    發(fā)表于 07-09 13:42 ?722次閱讀

    臺積電探索先進(jìn)芯片封裝技術(shù):矩形基板引領(lǐng)創(chuàng)新

    在全球半導(dǎo)體產(chǎn)業(yè)日新月異的今天,臺積電(TSMC)再次站在了技術(shù)革新的前沿。據(jù)外媒最新報道,這家全球知名的芯片制造商正在研究一種新的先進(jìn)芯片封裝方法,該方法的核心在于使用矩形基板,而非
    的頭像 發(fā)表于 06-24 10:54 ?542次閱讀

    臺積電研發(fā)芯片封裝技術(shù):從到面板革新

    在半導(dǎo)體制造領(lǐng)域,臺積電一直是技術(shù)革新引領(lǐng)者。近日,有知情人士透露,這家全球知名的芯片制造商正在積極探索一種全新的芯片封裝
    的頭像 發(fā)表于 06-22 14:31 ?1112次閱讀

    甬矽電子高密度SiP技術(shù)革新5G射頻模組

    甬矽電子,一家致力于技術(shù)革新的企業(yè),近日在高密度SiP技術(shù)領(lǐng)域取得重大突破,為5G射頻模組的開發(fā)和量產(chǎn)注入了新動力。
    的頭像 發(fā)表于 05-31 10:02 ?448次閱讀

    Cadence與Intel代工廠合作通過EMIB封裝技術(shù)實現(xiàn)異構(gòu)集成

    Cadence 與 Intel 代工廠合作開發(fā)并驗證了一項集成的先進(jìn)封裝流程。該流程能利用嵌入式多晶?;ミB橋接(EMIB技術(shù)來應(yīng)對異構(gòu)集成
    的頭像 發(fā)表于 03-11 11:48 ?652次閱讀

    思科技與英特爾深化合作,以新思科技IP和經(jīng)Intel 18A工藝認(rèn)證的EDA流程加速先進(jìn)芯片設(shè)計

    Intel 18A和 EMIB技術(shù)芯片系統(tǒng)設(shè)計。 加利福尼亞州桑尼維爾, 2024 年
    發(fā)表于 03-05 10:16 ?265次閱讀

    一文看懂封裝

    分為扇入型芯片封裝(Fan-In WLCSP)和扇出型
    的頭像 發(fā)表于 03-05 08:42 ?1017次閱讀
    一文看懂<b class='flag-5'>晶</b>圓<b class='flag-5'>級</b><b class='flag-5'>封裝</b>

    國產(chǎn)深海1萬米六維力傳感器引領(lǐng)卡脖子技術(shù)革新

    國產(chǎn)深海萬米六維力傳感器引領(lǐng)卡脖子技術(shù)革新
    的頭像 發(fā)表于 02-20 16:09 ?512次閱讀

    HRP先進(jìn)封裝替代傳統(tǒng)封裝技術(shù)研究(HRP先進(jìn)封裝芯片

    隨著封裝技術(shù)的不斷提升,眾多芯片設(shè)計及封測公司開始思考并嘗試采用
    的頭像 發(fā)表于 11-30 09:23 ?1791次閱讀
    HRP<b class='flag-5'>晶</b>圓<b class='flag-5'>級</b>先進(jìn)<b class='flag-5'>封裝</b>替代傳統(tǒng)<b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>研究(HRP<b class='flag-5'>晶</b>圓<b class='flag-5'>級</b>先進(jìn)<b class='flag-5'>封裝</b><b class='flag-5'>芯片</b>)

    封裝的基本流程

    介紹了封裝的基本流程。本篇文章將側(cè)重介紹不同封裝
    的頭像 發(fā)表于 11-08 09:20 ?8083次閱讀
    <b class='flag-5'>晶</b>圓<b class='flag-5'>級</b><b class='flag-5'>封裝</b>的基本<b class='flag-5'>流程</b>

    WLCSP的特性優(yōu)點(diǎn)和分類 封裝的工藝流程和發(fā)展趨勢

    WLCSP(Wafer Level Chip Scale Packaging)即芯片封裝方式,不同于傳統(tǒng)的芯片
    的頭像 發(fā)表于 11-06 11:02 ?2438次閱讀
    WLCSP的特性優(yōu)點(diǎn)和分類 <b class='flag-5'>晶</b>圓<b class='flag-5'>級</b><b class='flag-5'>封裝</b>的工藝<b class='flag-5'>流程</b>和發(fā)展趨勢

    扇出型封裝技術(shù)的優(yōu)勢分析

    扇出型封裝技術(shù)的優(yōu)勢在于能夠利用高密度布線制造工藝,形成功率損耗更低、功能性更強(qiáng)的芯片封裝
    發(fā)表于 10-25 15:16 ?645次閱讀
    扇出型<b class='flag-5'>晶</b>圓<b class='flag-5'>級</b><b class='flag-5'>封裝</b><b class='flag-5'>技術(shù)</b>的優(yōu)勢分析