0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Cortex R52內(nèi)核Cache的具體操作(2)

瑞薩MCU小百科 ? 來源:瑞薩MCU小百科 ? 2024-07-15 15:44 ? 次閱讀

本節(jié)內(nèi)容主要講述CortexR52內(nèi)核Cache的具體操作包括使緩存無效(invalidate)操作,清除(clean)緩存。有的時(shí)候客戶可能需要對cache做一些清理,比如invalidate,clean等操作。雖然目前在cortex R52內(nèi)核很少需要操作cache,但是本節(jié)依然給一些操作指導(dǎo)和實(shí)踐,以備以后不時(shí)之須。

Cache Line緩存行的概念

操作cache相關(guān)指令需要通過匯編代碼來操作,也都是以緩存行(Cache Line)為單位來進(jìn)行操作。CortexR52緩存行的長度是64字節(jié),比如下面的invalidate指令:

49d67ae8-427b-11ef-b8af-92fbcf53809c.png

點(diǎn)擊可查看大圖

指令的解釋如下:

49eff9f0-427b-11ef-b8af-92fbcf53809c.png

點(diǎn)擊可查看大圖

1__asm volatile

這表示這是一段內(nèi)聯(lián)匯編代碼,并且使用volatile關(guān)鍵字告訴編譯器不要對這段代碼做優(yōu)化。

2"mcr p15, #0, %[bsc_sdram_cs3_mirror_space], c7, c6, #1 "

這是ARM處理器的指令。mcr是一個(gè)協(xié)處理器數(shù)據(jù)操作指令,用于向協(xié)處理器(如CP15)中的特定寄存器寫入數(shù)據(jù)。在這里,它將數(shù)據(jù)寫入到CP15寄存器中。p15, #0: 指定了協(xié)處理器的編號(hào),這里表示CP15。

3%[bsc_sdram_cs3_mirror_space] "r" (n)

這里使用了內(nèi)聯(lián)匯編中的替換字符串(substitution strings),%[bsc_sdram_cs3_mirror_space] 用于指定一個(gè)替換占位符,它將在后面的 :: 部分中提供實(shí)際的值。"r" (n) 則表示使用寄存器(register)約束,這意味著n是一個(gè)變量。通常情況下,使用 "i" 約束表示將一個(gè)立即數(shù)直接嵌入到匯編指令中,而不是從變量中加載。但在你的代碼中,你想要從一個(gè)變量中加載一個(gè)值傳遞給匯編指令。因此,你應(yīng)該使用 "r" 約束來表示將一個(gè)寄存器中的值傳遞給匯編指令,而不是使用 "i"。

4:: 和 : "memory"

這兩個(gè)部分是內(nèi)聯(lián)匯編的修飾符。:: 表示沒有輸出寄存器,"memory" 則表示該內(nèi)聯(lián)匯編代碼可能會(huì)對內(nèi)存進(jìn)行讀寫操作,因此編譯器需要考慮到內(nèi)存屏障(memory barrier)的影響。

以RZT2M為例對cache作一些操作

1以rzt2m讀取SDRAM為例,做一個(gè)打開和關(guān)閉cache的性能比較

SDRAM在代碼中如果使用external Address sapce mirror的地址空間,那么開啟和關(guān)閉cache的配置如下圖所示:

4a11616c-427b-11ef-b8af-92fbcf53809c.png

點(diǎn)擊可查看大圖

4a4374b8-427b-11ef-b8af-92fbcf53809c.png

點(diǎn)擊可查看大圖

從上圖可以看出關(guān)閉cache后讀取數(shù)據(jù)的時(shí)間是打開cache后時(shí)間開銷的十多倍。所以cache是否使能,性能差別十分顯著。

2如果同樣是讀取10K bytes的數(shù)據(jù),加上一起對cache invalidate/clean的操作之后,時(shí)間開銷如下

4a69f7a0-427b-11ef-b8af-92fbcf53809c.png

點(diǎn)擊可查看大圖

上面的代碼每讀取sdram一次,都有對cache做操作。所以時(shí)間開銷增加了很多,但是實(shí)際情況,是否需要頻繁的操作cache需要看實(shí)際情況而定。注意每次對cache的操作都是以,cache line的長度(64字節(jié))對cache做處理的。比如invalidate某段sdram地址對應(yīng)的cache, 0x58000000-0x58000040, 那么對這段地址的invalidate操作是:

左右滑動(dòng)查看完整內(nèi)容

__asm volatile ( "mcr p15, #0 , %[bsc_sdram_cs3_mirror_sapce], c7, c6, #1      
"   /*DCIMVAC ->Invalidate data cache line by VA to PoC: test OK*/
::[bsc_sdram_cs3_mirror_sapce] "i" (0x58000000) : "memory");

注意代碼中 "i" 與 "r" 的區(qū)別,在上文中已經(jīng)有提到。

注意對cache的操作需要十分慎重,并且充分驗(yàn)證的情況下進(jìn)行。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 內(nèi)核
    +關(guān)注

    關(guān)注

    3

    文章

    1360

    瀏覽量

    40185
  • 指令
    +關(guān)注

    關(guān)注

    1

    文章

    606

    瀏覽量

    35617
  • Cortex
    +關(guān)注

    關(guān)注

    2

    文章

    202

    瀏覽量

    46415

原文標(biāo)題:解密Cortex R52內(nèi)核Cache:操作實(shí)踐、性能測試與深度解析(4)

文章出處:【微信號(hào):瑞薩MCU小百科,微信公眾號(hào):瑞薩MCU小百科】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    請問TAS5805M低頻、中頻、高頻、三個(gè)喇叭分頻怎么具體操作?

    TAS5805M:低頻、中頻、高頻、三個(gè)喇叭分頻怎么具體操作?
    發(fā)表于 10-12 07:14

    九芯電子NVH/NVF語音芯片OTA升級操作方法

    OTA(Over-The-Air)升級是指通過無線網(wǎng)絡(luò)遠(yuǎn)程對設(shè)備進(jìn)行軟件升級的過程。對于九芯電子NVH/NVF語音芯片,OTA升級可以通過WiFi模組實(shí)現(xiàn),方便快捷?。具體操作步驟如下:1.打開
    的頭像 發(fā)表于 10-09 08:01 ?192次閱讀
    九芯電子NVH/NVF語音芯片OTA升級<b class='flag-5'>操作</b>方法

    變壓器低壓側(cè)電壓過高怎么辦

    當(dāng)變壓器低壓側(cè)電壓過高時(shí),可以采取以下幾種方法來調(diào)節(jié)和解決: 一、檢查并調(diào)整變壓器檔位 變壓器通常具有多個(gè)檔位,通過調(diào)整高壓側(cè)的抽頭來改變變比,從而穩(wěn)定低壓側(cè)的電壓。具體操作時(shí),可以根據(jù)負(fù)載情況
    的頭像 發(fā)表于 09-12 14:26 ?1036次閱讀

    解析Arm Neoverse N2 PMU事件L2D_CACHE_WR

    有客戶希望我們幫忙分析 Eigen gemm 基準(zhǔn)測試的一些執(zhí)行情況。具體來說是為什么 L1D_CACHE_WR 的值會(huì)低于 L2D_CACHE_WR,這種情況令人費(fèi)解。
    的頭像 發(fā)表于 09-03 11:42 ?1133次閱讀
    解析Arm Neoverse N<b class='flag-5'>2</b> PMU事件L<b class='flag-5'>2D_CACHE</b>_WR

    Arm Cortex-R82AE賦能高性能區(qū)域控制器設(shè)計(jì)

    在之前的一篇推文中我曾談到過,汽車行業(yè)的近期發(fā)展趨勢正在推動(dòng)對汽車架構(gòu)中區(qū)域控制器和域控制器的需求。而基于 Armv8-R 的 Arm Cortex-R52Cortex-R52+ 核心正是滿足
    的頭像 發(fā)表于 09-02 10:23 ?391次閱讀

    RM57L843基于ARM? Cortex?-R內(nèi)核的Hercules?微控制器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《RM57L843基于ARM? Cortex?-R內(nèi)核的Hercules?微控制器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-08 10:52 ?0次下載
    RM57L843基于ARM? <b class='flag-5'>Cortex</b>?-<b class='flag-5'>R</b><b class='flag-5'>內(nèi)核</b>的Hercules?微控制器數(shù)據(jù)表

    TMS570LC4357基于ARM Cortex?-R內(nèi)核的Hercules?微控制器數(shù)據(jù)表

    電子發(fā)燒友網(wǎng)站提供《TMS570LC4357基于ARM Cortex?-R內(nèi)核的Hercules?微控制器數(shù)據(jù)表.pdf》資料免費(fèi)下載
    發(fā)表于 08-07 11:01 ?0次下載
    TMS570LC4357基于ARM <b class='flag-5'>Cortex</b>?-<b class='flag-5'>R</b><b class='flag-5'>內(nèi)核</b>的Hercules?微控制器數(shù)據(jù)表

    Cortex R52內(nèi)核Cache的相關(guān)概念(1)

    在開始閱讀本系列文章之前,請先參閱《有關(guān)CR52 MPU配置說明》。因?yàn)檫@篇文章講述了,cache配置所涉及到的寄存器的設(shè)置和MPU的一些基本概念。如果讀者都已經(jīng)理解了上述內(nèi)容,可以跳過。本章內(nèi)容主要講述cache屬性的
    的頭像 發(fā)表于 07-15 10:37 ?1252次閱讀
    <b class='flag-5'>Cortex</b> <b class='flag-5'>R52</b><b class='flag-5'>內(nèi)核</b><b class='flag-5'>Cache</b>的相關(guān)概念(1)

    Cortex R52內(nèi)核Cache的相關(guān)概念(2

    讀/寫分配是一種內(nèi)存訪問策略,用于確定處理器在訪問內(nèi)存時(shí)是否需要將數(shù)據(jù)加載到高速緩存中。
    的頭像 發(fā)表于 07-15 10:35 ?989次閱讀
    <b class='flag-5'>Cortex</b> <b class='flag-5'>R52</b><b class='flag-5'>內(nèi)核</b><b class='flag-5'>Cache</b>的相關(guān)概念(<b class='flag-5'>2</b>)

    CortexR52內(nèi)核Cache具體操作

    本節(jié)內(nèi)容主要講述CortexR52內(nèi)核Cache具體操作包括使緩存無效(invalidate)操作,清除(clean)緩存。有的時(shí)候客戶可
    的頭像 發(fā)表于 07-15 10:32 ?1122次閱讀
    CortexR<b class='flag-5'>52</b><b class='flag-5'>內(nèi)核</b><b class='flag-5'>Cache</b>的<b class='flag-5'>具體操作</b>

    摩芯半導(dǎo)體與安謀科技達(dá)成合作

    近日,無錫摩芯半導(dǎo)體有限公司(摩芯半導(dǎo)體)與安謀科技(中國)有限公司(安謀科技)攜手合作,共同推進(jìn)車載芯片技術(shù)的發(fā)展。摩芯半導(dǎo)體依托Arm? Cortex? -R52以及更高端的Cortex-R系列平臺(tái),結(jié)合自身在半導(dǎo)體領(lǐng)域深厚
    的頭像 發(fā)表于 05-14 10:42 ?662次閱讀

    Cortex-M85內(nèi)核單片機(jī)如何快速上手

    2022年4月,Arm推出了全新的MCU級內(nèi)核Cortex-M85。截止目前(2024年2月),Cortex-M85是最新、最強(qiáng)的Cortex
    發(fā)表于 02-29 09:35 ?647次閱讀
    <b class='flag-5'>Cortex</b>-M85<b class='flag-5'>內(nèi)核</b>單片機(jī)如何快速上手

    威綸通觸摸屏遠(yuǎn)程上下載程序需要什么工具?具體操作步驟是什么?

    威綸通觸摸屏遠(yuǎn)程上下載程序需要什么工具?具體操作步驟是什么?
    的頭像 發(fā)表于 01-17 15:34 ?4343次閱讀
    威綸通觸摸屏遠(yuǎn)程上下載程序需要什么工具?<b class='flag-5'>具體操作</b>步驟是什么?

    此視頻介紹了ADL400表號(hào)設(shè)置具體操作步驟

    電能表
    jf_06530152
    發(fā)布于 :2024年01月09日 11:06:24

    Arm Cortex-M52的主要特性和規(guī)格

    Arm Cortex-M52是一款采Arm Helium 技術(shù)的新型微控制器內(nèi)核,旨在將AI功能引入更小、成本更低的物聯(lián)網(wǎng)設(shè)備,而不是基于Arm Cortex-M55內(nèi)核的SoC,Ar
    的頭像 發(fā)表于 01-02 11:12 ?1301次閱讀
    Arm <b class='flag-5'>Cortex-M52</b>的主要特性和規(guī)格