數(shù)字系統(tǒng)的核心：邏輯門(mén)電路

數(shù)字邏輯門(mén)是一種電子電路，它根據(jù)輸入端的數(shù)字信號(hào)組合做出邏輯決策。

數(shù)字邏輯門(mén)可以有多個(gè)輸入，例如輸入A、B、C、D等，但通常僅具有一個(gè)數(shù)字輸出（Q）。單個(gè)邏輯門(mén)可以連接或級(jí)聯(lián)在一起，以形成具有任何所需數(shù)量的輸入的邏輯門(mén)功能，或者形成組合和順序型電路，或者從標(biāo)準(zhǔn)門(mén)產(chǎn)生不同的邏輯門(mén)函數(shù)。

標(biāo)準(zhǔn)商用數(shù)字邏輯門(mén)有兩種基本系列或形式，TTL代表晶體管-晶體管邏輯，如7400系列，CMOS代表互補(bǔ)金屬氧化物硅，即4000系列芯片。TTL或CMOS的這種表示法是指用于制造集成電路（IC）或更常見(jiàn)的“芯片”的邏輯技術(shù)。

一般來(lái)說(shuō)，TTL邏輯IC使用NPN和PNP型雙極結(jié)晶體管，而CMOS邏輯IC使用互補(bǔ)MOSFET或JFET型場(chǎng)效應(yīng)晶體管作為其輸入和輸出電路。

除了TTL和CMOS技術(shù)外，還可以通過(guò)將二極管、晶體管和電阻器連接在一起來(lái)制造簡(jiǎn)單的數(shù)字邏輯門(mén)，以產(chǎn)生RTL、電阻晶體管邏輯門(mén)、DTL、二極管晶體管邏輯門(mén)或ECL、發(fā)射極耦合邏輯門(mén)，但與流行的CMOS系列相比，這些現(xiàn)在不太常見(jiàn)。

集成電路（通常稱(chēng)為IC）可以根據(jù)其設(shè)計(jì)中可能包含的單個(gè)晶體管或“門(mén)”的數(shù)量分組為邏輯族。例如，一個(gè)簡(jiǎn)單的與門(mén)可能只包含幾個(gè)單獨(dú)的晶體管來(lái)操作。而更復(fù)雜的微處理器芯片可以在一塊晶圓上包含數(shù)十億個(gè)單獨(dú)的晶體管柵極。集成電路根據(jù)邏輯門(mén)的數(shù)量或單個(gè)芯片內(nèi)電路的復(fù)雜性進(jìn)行分類(lèi)，單個(gè)門(mén)的數(shù)量的一般分類(lèi)如下：

集成電路的分類(lèi)

小型集成電路（SSI）-在單個(gè)封裝中包含多達(dá)10個(gè)晶體管或幾個(gè)柵極，如AND、or、NOT柵極。

中型集成電路（MSI）-在單個(gè)封裝中包含10到100個(gè)晶體管或數(shù)十個(gè)門(mén)，并執(zhí)行數(shù)字操作，如加法器、解碼器、計(jì)數(shù)器、觸發(fā)器和多路復(fù)用器。

大規(guī)模集成電路（LSI）——100到1000個(gè)晶體管或數(shù)百個(gè)門(mén)，執(zhí)行特定的數(shù)字操作，如I/O芯片、存儲(chǔ)器、算術(shù)和邏輯單元。

超大規(guī)模集成電路（VLSI）——1000到10000個(gè)晶體管或數(shù)千個(gè)門(mén)，執(zhí)行處理器、大型存儲(chǔ)器陣列和可編程邏輯器件等計(jì)算操作。

超大規(guī)模集成電路（SLSI）-在單個(gè)封裝中包含10000到100000個(gè)晶體管，并執(zhí)行計(jì)算操作，如微處理器芯片、微控制器、基本PICs和計(jì)算器。

超大規(guī)模集成電路（ULSI）——超過(guò)100萬(wàn)個(gè)晶體管——是計(jì)算機(jī)CPU、GPU、視頻處理器、微控制器、FPGA和復(fù)雜PIC中使用的大男孩。

雖然“超大規(guī)?！盪LSI分類(lèi)使用得不太好，但代表集成電路復(fù)雜性的另一個(gè)集成級(jí)別被稱(chēng)為片上系統(tǒng)（簡(jiǎn)稱(chēng)SOC）。這里的單個(gè)組件，如微處理器、存儲(chǔ)器、外圍設(shè)備、I/O邏輯等，都是在一塊硅上生產(chǎn)的，它代表了一個(gè)芯片內(nèi)的整個(gè)電子系統(tǒng)，從字面上講，“集成”一詞就是集成電路。

這些完整的集成芯片可以在一個(gè)封裝內(nèi)包含多達(dá)1億個(gè)單獨(dú)的硅CMOS晶體管門(mén)，通常用于移動(dòng)電話(huà)、數(shù)碼相機(jī)、微控制器、PIC和機(jī)器人型應(yīng)用。

摩爾定律

1965年，英特爾公司的聯(lián)合創(chuàng)始人Gordon Moore預(yù)測(cè)，關(guān)于半導(dǎo)體柵極技術(shù)的發(fā)展，“單個(gè)芯片上的晶體管和電阻器的數(shù)量將每18個(gè)月翻一番”。早在1965年，戈登·摩爾就發(fā)表了著名的評(píng)論，當(dāng)時(shí)一個(gè)硅片或芯片上大約只有60個(gè)單獨(dú)的晶體管柵極。

1971年，世界上第一個(gè)微處理器是Intel 4004，它有一個(gè)4位數(shù)據(jù)總線(xiàn)，在一個(gè)芯片上包含約2300個(gè)晶體管，工作頻率約為600kHz。如今，英特爾公司在其運(yùn)行頻率接近4GHz的新型四核i7-2700K Sandy Bridge 64位微處理器芯片上安裝了驚人的12億個(gè)單獨(dú)的晶體管門(mén)，隨著新型更快的微處理器和微控制器的開(kāi)發(fā)，片上晶體管的數(shù)量仍在上升。

數(shù)字邏輯狀態(tài)

數(shù)字邏輯門(mén)是構(gòu)建所有數(shù)字電子電路和基于微處理器的系統(tǒng)的基本構(gòu)建塊?；緮?shù)字邏輯門(mén)對(duì)二進(jìn)制數(shù)執(zhí)行AND、OR和NOT的邏輯運(yùn)算。

在數(shù)字邏輯設(shè)計(jì)中，只允許兩個(gè)電壓電平或狀態(tài)，這些狀態(tài)通常被稱(chēng)為邏輯“1”和邏輯“0”，或高和低，或真和假。這兩種狀態(tài)在布爾代數(shù)和標(biāo)準(zhǔn)真值表中分別用“1”和“0”的二進(jìn)制數(shù)字表示。

數(shù)字狀態(tài)的一個(gè)很好的例子是一個(gè)簡(jiǎn)單的電燈開(kāi)關(guān)。開(kāi)關(guān)可以是“ON”或“OFF”，一種狀態(tài)或另一種狀態(tài)，但不能同時(shí)處于這兩種狀態(tài)。然后，我們可以將這些不同數(shù)字狀態(tài)之間的關(guān)系總結(jié)為：

大多數(shù)數(shù)字邏輯門(mén)和數(shù)字邏輯系統(tǒng)都使用“正邏輯”，其中邏輯電平“0”或“LOW”由零電壓、0v或接地表示，邏輯電平“1”或“HIGH”由更高的電壓（如+5伏）表示，并盡可能快地從一個(gè)電壓電平切換到另一個(gè)電壓電平，從邏輯電平“O”切換到“1”，或從“1”轉(zhuǎn)換到“0”，以防止邏輯電路的任何故障操作。

還有一個(gè)互補(bǔ)的“負(fù)邏輯”系統(tǒng)，其中邏輯“0”和邏輯“1”的值和規(guī)則是相反的，但在本教程中關(guān)于數(shù)字邏輯門(mén)的部分，我們將只參考最常用的正邏輯約定。

在標(biāo)準(zhǔn)TTL（晶體管-晶體管邏輯）IC中，輸入和輸出電壓電平有一個(gè)預(yù)定義的電壓范圍，它準(zhǔn)確地定義了什么是邏輯“1”電平，什么是邏輯”0“電平，如下所示。

TTL輸入和輸出電壓電平

在雙極7400和CMOS 4000系列的數(shù)字邏輯門(mén)中都有各種各樣的邏輯門(mén)類(lèi)型，例如74Lxx、74LSxx、74ALSxx、74HCxx、74HCCxx、74ACTxx等，每種邏輯門(mén)與另一種相比都有其獨(dú)特的優(yōu)點(diǎn)和缺點(diǎn)。產(chǎn)生邏輯“0”或邏輯“1”所需的確切開(kāi)關(guān)電壓取決于特定的邏輯組或系列。

然而，當(dāng)使用標(biāo)準(zhǔn)+5伏電源時(shí)，2.0伏至5伏之間的任何TTL電壓輸入都被視為邏輯“1”或“高”，而低于0.8伏的任何電壓輸入都會(huì)被視為“0”或“低”。在這兩個(gè)電壓電平之間的電壓區(qū)域作為輸入或作為輸出被稱(chēng)為不確定區(qū)域，并且在該區(qū)域內(nèi)操作可能導(dǎo)致邏輯門(mén)產(chǎn)生錯(cuò)誤輸出。

與TTL類(lèi)型相比，CMOS 4000邏輯系列使用不同級(jí)別的電壓，因?yàn)樗鼈兪鞘褂脠?chǎng)效應(yīng)晶體管或FET設(shè)計(jì)的。在CMOS技術(shù)中，邏輯“1”電平在3.0到18伏之間工作，邏輯“0”電平低于1.5伏。下表顯示了傳統(tǒng)TTL和CMOS邏輯門(mén)的邏輯電平之間的差異。

TTL和CMOS邏輯電平

然后，根據(jù)上述觀(guān)察結(jié)果，我們可以將理想的TTL數(shù)字邏輯門(mén)定義為具有0伏（接地）的“低”電平邏輯“0”和+5伏的“高”電平邏輯”1“的數(shù)字邏輯門(mén)，這可以證明為：

理想的TTL數(shù)字邏輯門(mén)電壓電平

開(kāi)關(guān)的打開(kāi)或閉合產(chǎn)生邏輯電平“1”或邏輯電平“0”，電阻R被稱(chēng)為“上拉”電阻。

數(shù)字邏輯噪聲

然而，在這些定義的HIGH和LOW值之間是通常所說(shuō)的“無(wú)人區(qū)”（上面的藍(lán)色區(qū)域），如果我們?cè)跓o(wú)人區(qū)內(nèi)施加一個(gè)值的信號(hào)電壓，我們不知道邏輯門(mén)是將其響應(yīng)為電平“0”還是電平“1”，輸出將變得不可預(yù)測(cè)。

噪聲是指由外部干擾（如附近的開(kāi)關(guān)、電源波動(dòng)或拾取雜散電磁輻射的電線(xiàn)和其他導(dǎo)體）感應(yīng)到電子電路中的隨機(jī)和不需要的電壓。然后，為了使邏輯門(mén)不受噪聲的影響，必須具有一定的噪聲裕度或抗擾度。

數(shù)字邏輯門(mén)抗擾度

在上面的例子中，噪聲信號(hào)被疊加到Vcc電源電壓上，并且只要它保持在最小電平（VON（min））之上，邏輯門(mén)的輸入和相應(yīng)輸出就不受影響。但是，當(dāng)噪聲電平變得足夠大并且噪聲尖峰導(dǎo)致高電壓電平下降到該最小電平以下時(shí)，邏輯門(mén)可以將該尖峰解釋為低電平輸入并且相應(yīng)地切換輸出，從而產(chǎn)生錯(cuò)誤的輸出切換。然后，為了使邏輯門(mén)不受噪聲的影響，它必須能夠在其輸入上容忍一定量的不需要的噪聲，而不改變其輸出的狀態(tài)。

簡(jiǎn)單的基本數(shù)字邏輯門(mén)

簡(jiǎn)單的數(shù)字邏輯門(mén)可以通過(guò)將晶體管、二極管和電阻器與下面給出的二極管-電阻器邏輯（DRL）and門(mén)和二極管-晶體管邏輯（DTL）NAND門(mén)的簡(jiǎn)單示例相結(jié)合來(lái)制造。

簡(jiǎn)單的2輸入二極管電阻器與門(mén)可以通過(guò)添加單個(gè)晶體管反相（NOT）級(jí)轉(zhuǎn)換為NAND門(mén)。在實(shí)際的商用邏輯IC中不使用諸如二極管、電阻器和晶體管之類(lèi)的分立部件來(lái)制造數(shù)字邏輯門(mén)電路，因?yàn)檫@些電路遭受傳播延遲或門(mén)延遲以及由于上拉電阻器而引起的功率損耗。

二極管電阻器邏輯的另一個(gè)缺點(diǎn)是沒(méi)有“扇出”功能，即單個(gè)輸出驅(qū)動(dòng)下一級(jí)的許多輸入的能力。此外，這種類(lèi)型的設(shè)計(jì)不會(huì)完全“關(guān)閉”，因?yàn)檫壿嫛?”產(chǎn)生0.6v的輸出電壓（二極管壓降），因此使用以下TTL和CMOS電路設(shè)計(jì)。

基本TTL邏輯門(mén)

上面的簡(jiǎn)單二極管電阻器與門(mén)使用單獨(dú)的二極管作為輸入，每個(gè)輸入一個(gè)。由于雙極晶體管實(shí)際上是兩個(gè)連接在一起的二極管結(jié)，代表NPN（負(fù)-正-負(fù)）器件或PNP（正-負(fù)-正）器件，因此二極管-晶體管邏輯（DTL）電路的輸入二極管可以被一個(gè)具有多個(gè)發(fā)射極輸入的單個(gè)NPN晶體管取代，以形成另一種類(lèi)型的邏輯電路，稱(chēng)為晶體管-晶體管邏輯或TTL，如圖所示。

這種簡(jiǎn)化的NAND門(mén)電路由具有兩個(gè)（或多個(gè)）發(fā)射極端子的輸入晶體管TR1和TR2的單級(jí)反相NPN開(kāi)關(guān)晶體管電路組成。

當(dāng)代表輸入“A”和“B”的TR1的一個(gè)或兩個(gè)發(fā)射極連接到邏輯電平“0”（LOW）時(shí)，TR1的基極電流通過(guò)其基極/發(fā)射極結(jié)接地（0V），TR1飽和，其集電極端子跟隨。此動(dòng)作導(dǎo)致TR2的基極連接到地（0V），因此TR2為“OFF”，Q處的輸出為HIGH。

當(dāng)輸入“A”和“B”均為邏輯電平“1”的高電平時(shí)，輸入晶體管TR1變?yōu)椤癘FF”，開(kāi)關(guān)晶體管TR2的基極變?yōu)椤癏IGH”并變?yōu)椤癘N”，因此由于晶體管的開(kāi)關(guān)動(dòng)作，Q處的輸出為L(zhǎng)OW。TR1的多個(gè)發(fā)射極被連接作為輸入，從而產(chǎn)生NAND門(mén)功能。

發(fā)射極耦合數(shù)字邏輯門(mén)

發(fā)射極耦合邏輯或簡(jiǎn)稱(chēng)ECL，是另一種類(lèi)型的數(shù)字邏輯門(mén)，它使用雙極晶體管邏輯，其中晶體管不在飽和區(qū)工作，就像它們與標(biāo)準(zhǔn)TTL數(shù)字邏輯門(mén)一樣。相反，輸入和輸出電路是推挽連接的晶體管，其電源電壓相對(duì)于地為負(fù)。

與標(biāo)準(zhǔn)TTL類(lèi)型相比，這具有將發(fā)射極耦合邏輯門(mén)的操作速度提高到千兆赫范圍的效果，但噪聲在ECL邏輯中具有更大的影響，因?yàn)椴伙柡途w管在其有源區(qū)內(nèi)操作，并放大和切換信號(hào)。

集成電路的“74”子族

隨著電路設(shè)計(jì)的改進(jìn)，考慮到傳播延遲、電流消耗、扇入和扇出要求等，這種類(lèi)型的TTL雙極晶體管技術(shù)形成了前綴為“74”的數(shù)字邏輯IC系列的基礎(chǔ)，如“7400”Quad 2輸入NAND門(mén)或“7402”Quad 2-輸入NOR門(mén)等。

74xxx系列IC的子系列與用于制造柵極的不同技術(shù)有關(guān)，它們由74名稱(chēng)和器件編號(hào)之間的字母表示。有許多TTL子系列可提供廣泛的開(kāi)關(guān)速度和功耗，如74L00或74ALS00 NAND門(mén)，其中“L”代表“低功率TTL”，“ALS”代表“高級(jí)低功率肖特基TTL”，如下所示。

?74xx或74Nxx：標(biāo)準(zhǔn)TTL–這些器件是70年代早期引入的邏輯門(mén)的原始TTL系列。它們具有大約10ns的傳播延遲和大約10mW的功耗。電源電壓范圍：4.75至5.25伏

?74Lxx：低功率TTL–通過(guò)增加內(nèi)阻的數(shù)量，功耗比標(biāo)準(zhǔn)類(lèi)型有所提高，但代價(jià)是降低了開(kāi)關(guān)速度。電源電壓范圍：4.75至5.25伏

?74Hxx：高速TTL–通過(guò)減少內(nèi)阻的數(shù)量提高了開(kāi)關(guān)速度。這也增加了功耗。電源電壓范圍：4.75至5.25伏

?74Sxx：與74Lxx和74Hxx類(lèi)型相比，肖特基TTL–肖特基技術(shù)用于提高輸入阻抗、開(kāi)關(guān)速度和功耗（2mW）。電源電壓范圍：4.75至5.25伏

?74LSxx：低功率肖特基TTL–與74Sxx類(lèi)型相同，但增加了內(nèi)阻以提高功耗。電源電壓范圍：4.75至5.25伏

?74ASxx：先進(jìn)的肖特基TTL–在74Sxx肖特基類(lèi)型的基礎(chǔ)上改進(jìn)設(shè)計(jì)，優(yōu)化以提高開(kāi)關(guān)速度為代價(jià)，功耗約為22mW。電源電壓范圍：4.5至5.5伏

?74ALSxx：高級(jí)低功率肖特基TTL–與74LSxx類(lèi)型相比，功耗降低約1mW，開(kāi)關(guān)速度提高4nS。電源電壓范圍：4.5至5.5伏

?74HCxx：高速CMOS–CMOS技術(shù)和晶體管，使用CMOS兼容輸入將功耗降低到1uA以下。電源電壓范圍：4.5至5.5伏

?74HCTxx：高速CMOS–CMOS技術(shù)和晶體管，可將功耗降低到1uA以下，但由于TTL兼容輸入，傳播延遲增加了約16nS。電源電壓范圍：4.5至5.5伏

基本CMOS數(shù)字邏輯門(mén)

TTL數(shù)字邏輯門(mén)系列的主要缺點(diǎn)之一是，邏輯門(mén)基于雙極晶體管邏輯技術(shù)，并且由于晶體管是電流操作器件，它們消耗來(lái)自固定+5伏電源的大量功率。

此外，TTL雙極晶體管柵極在從“OFF”狀態(tài)切換到“ON”狀態(tài)時(shí)，工作速度有限，反之亦然，稱(chēng)為“柵極”或“傳播延遲”。為了克服這些限制，開(kāi)發(fā)了使用“場(chǎng)效應(yīng)晶體管”或FET的被稱(chēng)為“CMOS”（互補(bǔ)金屬氧化物半導(dǎo)體）的互補(bǔ)MOS邏輯門(mén)。

由于這些柵極同時(shí)使用P溝道和N溝道MOSFET作為其輸入設(shè)備，在無(wú)開(kāi)關(guān)的靜態(tài)條件下，CMOS柵極的功耗幾乎為零（1至2μA），因此非常適合用于低功率電池電路，開(kāi)關(guān)速度高達(dá)100MHz，用于高頻定時(shí)和計(jì)算機(jī)電路。

這個(gè)基本的CMOS柵極示例包含三個(gè)N溝道常關(guān)增強(qiáng)MOSFET，每個(gè)輸入一個(gè)，由FET1和FET2組成，以及一個(gè)額外的開(kāi)關(guān)MOSFET，F(xiàn)ET3通過(guò)其柵極永久“導(dǎo)通”偏置。

當(dāng)一個(gè)或兩個(gè)輸入“A”和“B”接地至邏輯電平“0”時(shí)，相應(yīng)的輸入MOSFET、FET1或FET2被切換為“OFF”，從而從FET3的源極端產(chǎn)生邏輯“1”（高）輸出條件。

只有當(dāng)輸入“A”和“B”都保持在邏輯電平“1”的高電平時(shí)，電流才會(huì)流過(guò)相應(yīng)的MOSFET，將其切換為“ON”，從而在Q處產(chǎn)生相當(dāng)于邏輯電平“0”的輸出狀態(tài)，因?yàn)镸OSFET、FET1和FET2都導(dǎo)通。因此產(chǎn)生代表NAND門(mén)功能的開(kāi)關(guān)動(dòng)作。

電路設(shè)計(jì)在開(kāi)關(guān)速度、低功耗和改進(jìn)的傳播延遲方面的改進(jìn)導(dǎo)致了標(biāo)準(zhǔn)CMOS 4000“CD”系列邏輯IC的開(kāi)發(fā)，以補(bǔ)充TTL范圍。

與標(biāo)準(zhǔn)TTL數(shù)字邏輯門(mén)一樣，CMOS封裝中提供了所有主要的數(shù)字邏輯門(mén)和器件，如CD4011、Quad 2輸入NAND門(mén)或CD4001、Quad 2-輸入NOR門(mén)及其所有子系列。

與TTL邏輯一樣，互補(bǔ)MOS（CMOS）電路利用了這樣一個(gè)事實(shí)，即N溝道和P溝道器件可以在同一襯底材料上一起制造，以形成各種邏輯功能。

與等效TTL類(lèi)型相比，CMOS范圍的IC的一個(gè)主要缺點(diǎn)是它們很容易被靜電損壞。與TTL邏輯門(mén)的輸入和輸出電平都工作在單個(gè)+5V電壓上不同，CMOS數(shù)字邏輯門(mén)的工作電壓在+3到+18伏之間。

常見(jiàn)的CMOS子系列包括：

?4000B系列：標(biāo)準(zhǔn)CMOS–這些器件是70年代早期引入的原始緩沖CMOS邏輯門(mén)系列，在3.0至18v直流電源電壓下工作。

?74C系列：5v CMOS–這些器件與標(biāo)準(zhǔn)5v TTL器件引腳兼容，因?yàn)樗鼈兊倪壿嬮_(kāi)關(guān)在CMOS中實(shí)現(xiàn)，但具有TTL兼容輸入。它們?cè)?.0至18v直流電源電壓下工作。

請(qǐng)注意，CMOS邏輯門(mén)和器件對(duì)靜電敏感，因此請(qǐng)始終采取適當(dāng)?shù)念A(yù)防措施，如在防靜電墊或接地工作臺(tái)上工作、佩戴防靜電腕帶以及在需要之前不要從防靜電包裝中取出零件。