一文詳解DAC多頻段發(fā)射機的線性評估

新興的射頻數(shù)據(jù)轉換器——即RF DAC和RF ADC，就架構意義而言，使小型多頻段收發(fā)器的創(chuàng)建變成了一種可能。但這些新設備固有的非線性卻是絆腳石。例如，RF設備的非線性在頻域有兩面：帶內和帶外。帶內非線性指的是TX帶內不必要的頻率，而帶外非線性則指的是TX帶外的寄生頻率。

在愛爾蘭貝爾實驗室，我們創(chuàng)建了一個靈活的軟硬件平臺，用以對下一代無線系統(tǒng)的潛力股RF DAC進行快速評估。這個研發(fā)項目有三大關鍵元素：高性能的Xilinx FPGA，Xilinx知識產權IP及MATLAB。我們在試圖盡量少使用FPGA資源的同時，又盡可能保持系統(tǒng)的靈活性。以下為系統(tǒng)框圖：

我們挑選了Analog Devices公司最新的RF-DAC評估板（AD9129和AD9739a）和Xilinx ML605評估板。ML605評估板配有Virtex-6XC6VLX240T-1FFG1156 FPGA器件，使用快速開關I/O （高達710 MHz）和串并收發(fā)器單元（高達5 Gbps）來聯(lián)接RF DAC。

設計有關FPGA的部分中涵括了時鐘分配單元、基于狀態(tài)機的系統(tǒng)控制單元和DDS基于內核的多頻聲生成單元。另還包含了兩個建立在塊RAM的單元：基于BRAM的小型控制消息存儲單元（cRAM內核）和基于BRAM數(shù)組的用戶數(shù)據(jù)存儲單元（dRAM 內核）。

設計有關FPGA的部分中涵括了時鐘分配單元、基于狀態(tài)機的系統(tǒng)控制單元和DDS基于內核的多頻聲生成單元。另還包含了兩個建立在塊RAM的單元：基于BRAM的小型控制消息存儲單元（cRAM內核）和基于BRAM數(shù)組的用戶數(shù)據(jù)存儲單元（dRAM 內核）。

時鐘就是FPGA的生命。為確保多個時鐘在FPGA內存庫內的合理分布，我們篩選了Xilinx時鐘管理內核，該內核能以簡單互動的方式對時鐘進行定義和說明。狀態(tài)機周圍還建立了緊湊的指令內核，用以充當系統(tǒng)控制單元。

我們設計了兩款測試方案：連續(xù)波（CW）信號測試（xDDS）和帶寬信號測試（xRAM）。多頻連續(xù)波測試一直是射頻工程師測試射頻組件非線性特征的首選。秉承相同的測試理念，我們又創(chuàng)建了一個基于直接數(shù)字合成器（DDS）的可調四頻段邏輯內核，該內核可以在兩個獨立的頻帶中，使用一對深淺不一的信號來刺激RF DAC。通過單獨調整四頻段，便可以評估RF DAC的線性性能——即，在頻域的位置及互調刺激的功率。CW信號測試則是一個固有的窄帶操作。為進一步評估RF DAC的寬帶性能，則必須使用并發(fā)多波段、多模信號，如：雙模UMTS和LTE2.1 GHz和2.6 GHz信號。

選擇MATLAB作為主機軟件的原因是，其在數(shù)字信號處理（DSP）方面具有諸多優(yōu)勢。并且，MATLAB也可以提供一個名為GUIDE的實用工具，用于布局為平臺創(chuàng)建的圖形用戶界面（GUI）。以下圖表對GUI進行了說明：