Xilinx Zynq UltraScale+ MPSoC多核異構(gòu)架構(gòu)設(shè)計(jì)詳解

隨著人們對(duì)計(jì)算性能需求的增加以及數(shù)據(jù)量的顯著提升，嵌入式領(lǐng)域傳統(tǒng)的微處理器和外設(shè)的系統(tǒng)架構(gòu)設(shè)計(jì)顯得越來(lái)越微不足道，除此之外很多應(yīng)用還要求系統(tǒng)在滿足相關(guān)行業(yè)標(biāo)準(zhǔn)的同時(shí)還需要具有可靠性和安全性。目前在單一的處理器上同時(shí)滿足處理高帶寬數(shù)據(jù)、執(zhí)行系統(tǒng)應(yīng)用程序、響應(yīng)實(shí)時(shí)任務(wù)請(qǐng)求并滿足行業(yè)安全標(biāo)準(zhǔn)似乎很難，因此多核異構(gòu)處理器架構(gòu)應(yīng)運(yùn)而生。一個(gè)多核異構(gòu)處理系統(tǒng)一般由不同類型的多個(gè)單核心或多核心處理器組成，最簡(jiǎn)單的形式是由一個(gè)多核處理器和GPU組成。

圖1：異構(gòu)多核處理器的時(shí)代已經(jīng)到來(lái)

作為行業(yè)的領(lǐng)導(dǎo)者Xilinx正在從產(chǎn)品、工具和理念上來(lái)推動(dòng)從傳統(tǒng)可編程邏輯器件向“All Programmable（全可編程）”的轉(zhuǎn)變。Zynq UltraScale+ MPSoC是Xilinx推出的第二代多處理器SoC器件，采用了16nm FinFET+工藝技術(shù)，共分為CG、EG和EV三個(gè)系列，都集成了多核應(yīng)用處理器（四核ARM Cortex-A53應(yīng)用處理器）、多核圖形處理器（雙核ARM Mali-400圖形處理器）、多核實(shí)時(shí)處理器（雙核ARM Cortex-R5實(shí)時(shí)處理器）、平臺(tái)管理單元（電源管理、錯(cuò)誤管理、配置管理以及安全管理）和可編程邏輯資源（高性能計(jì)算和豐富I/O擴(kuò)展等）。與上一代ZYNQ-7000系列相比，其在加密、安全、電源管理和性能方面都得到了顯著的增強(qiáng)。

圖2：傳統(tǒng)系統(tǒng)架構(gòu)設(shè)計(jì)向現(xiàn)代一體式整合方式的轉(zhuǎn)變

傳統(tǒng)的嵌入式系統(tǒng)設(shè)計(jì)一般都會(huì)采用一個(gè)或者多個(gè)微處理器來(lái)實(shí)現(xiàn)數(shù)據(jù)采集、數(shù)據(jù)處理、人機(jī)界面、系統(tǒng)控制等功能，這種方式明顯使得系統(tǒng)變得復(fù)雜，需要設(shè)計(jì)生產(chǎn)多塊PCB板卡，增加系統(tǒng)成本。采用異構(gòu)多核處理器所有功能都可以用一個(gè)處理器來(lái)實(shí)現(xiàn)，降低了系統(tǒng)PCB設(shè)計(jì)成本和系統(tǒng)復(fù)雜度，但是這對(duì)工程師則提出了更高的要求。

對(duì)于Zynq UltraScale+ MPSoC的開(kāi)發(fā)，Xilinx為工程師提供了豐富的軟硬件設(shè)計(jì)工具和參考設(shè)計(jì)產(chǎn)品組合，Vivado設(shè)計(jì)工具與NI matlab工具相結(jié)合實(shí)現(xiàn)IP的抽象設(shè)計(jì)與自動(dòng)化，能夠大幅度簡(jiǎn)化編程并提高生產(chǎn)，借助SDSoC工具也可以實(shí)現(xiàn)整個(gè)嵌入式系統(tǒng)的設(shè)計(jì)，同時(shí)讓不會(huì)Verilog/VHDL語(yǔ)言的軟件工程師使用邏輯資源為ARM程序加速。