Timing Values
塊讀取Gap
在讀取操作過(guò)程中,由于主機(jī)緩沖區(qū)已滿,主機(jī)需要通過(guò)停止SDCLK來(lái)停止從卡中讀取數(shù)據(jù)的輸出。考慮到使用采樣時(shí)鐘調(diào)優(yōu)方法,主機(jī)需要在塊間隙停止SDCLK,而不是在數(shù)據(jù)傳輸過(guò)程中停止SDCLK。
由于數(shù)據(jù)的變化,DAT[3:0]應(yīng)該被認(rèn)為是與SDCLK異步的。因此,通過(guò)檢測(cè)數(shù)據(jù)塊的結(jié)束位來(lái)停止SDCLK需要很少的時(shí)鐘,因?yàn)樾枰?。最小塊間隙時(shí)鐘(Nac)定義為8,以便主機(jī)可以在卡開(kāi)始輸出下一個(gè)數(shù)據(jù)塊之前停止SDcLK。
下圖給出了在塊間隙處停止SDCLK的時(shí)序示例。它顯示了top大于1UI的情況。時(shí)鐘位置0是觸發(fā)點(diǎn),輸出數(shù)據(jù)塊的結(jié)束位。cardl開(kāi)始通過(guò)SDCLK從時(shí)鐘位置0開(kāi)始計(jì)算內(nèi)部計(jì)數(shù)器。SDCLK上面顯示的數(shù)字就是這個(gè)計(jì)數(shù)器的值??ㄖ辽僖鹊綍r(shí)鐘9才能輸出下一個(gè)數(shù)據(jù)塊。l然后主機(jī)需要在時(shí)鐘9之前停止SDCLK。NAc(min.)=8提供了足夠的時(shí)間來(lái)停止SDCLK。
CMD12寫(xiě)操作定時(shí)
修改由于從卡到主機(jī)的輸出延遲可能超過(guò)1個(gè)時(shí)鐘,因此需要更改CMD和Data之間的關(guān)系。適用于寫(xiě)操作中CMD12與CRC Status的關(guān)系。珍貴寫(xiě)塊寫(xiě)入成功的邊界時(shí)序如下圖所示。主機(jī)接收到CRC Status結(jié)束位后,需要輸出CMD12結(jié)束位。如果CMD12發(fā)布時(shí)間早于下圖,則數(shù)據(jù)塊是否寫(xiě)入不確定。將CMD12的結(jié)束位調(diào)整為CRC狀態(tài)需要特定的硬件。主機(jī)可以采用另一種方法停止多塊寫(xiě)操作,如在接收到最后一個(gè)數(shù)據(jù)塊的CRC狀態(tài)后發(fā)出CMD12。
CMD12讀操作定時(shí)
修改讀操作邊界計(jì)時(shí)如下圖所示。最小塊間隙長(zhǎng)度Nac為8時(shí)鐘。CMD12在時(shí)鐘1(數(shù)據(jù)塊結(jié)束位之前2個(gè)時(shí)鐘)的結(jié)束位位于左側(cè)邊框,使卡能夠成功輸出最后一次讀取的數(shù)據(jù)塊。如果在此時(shí)間之前發(fā)出CMD12,則讀取的數(shù)據(jù)塊可能會(huì)被銷(xiāo)毀(例如,未指示數(shù)據(jù)塊的結(jié)束位)。
時(shí)鐘8時(shí)CMD12的結(jié)束位是右側(cè)邊界,不輸出下一個(gè)數(shù)據(jù)塊,這意味著CMD12的結(jié)束至少在下一個(gè)塊的開(kāi)始位之前3個(gè)時(shí)鐘。如果在此時(shí)間之后發(fā)出CMD12,則可能輸出next數(shù)據(jù)的一部分。調(diào)整CMD12的結(jié)束位來(lái)讀取數(shù)據(jù)塊需要特定的硬件。
主機(jī)可以采用另一種方法停止多塊讀取操作,如在接收到最后一個(gè)數(shù)據(jù)塊后發(fā)出CMD12。通過(guò)這種方法,下一個(gè)數(shù)據(jù)塊可以開(kāi)始輸出并被CMD12終止。最后讀取的塊表示超出范圍錯(cuò)誤。
審核編輯 黃宇
-
存儲(chǔ)
+關(guān)注
關(guān)注
13文章
4226瀏覽量
85574 -
SD NAND
+關(guān)注
關(guān)注
0文章
80瀏覽量
1201
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論