TTL和CMOS電平，別傻傻分不清

一．TTL

TTL集成電路的主要型式為晶體管－晶體管邏輯門（transistor-transistor logic gate）,TTL大部分都采用5V電源.

1.輸出高電平Uoh和輸出低電平UolUoh≥2.4V,Uol≤0.4V

2.輸入高電平和輸入低電平Uih≥2.0V,Uil≤0.8V二．CMOS

CMOS電路是電壓控制器件,輸入電阻極大,對于干擾信號十分敏感,因此不用的輸入端不應開路,接到地或者電源上.CMOS電路的優(yōu)點是噪聲容限較寬,靜態(tài)功耗很小.

1.輸出高電平Uoh和輸出低電平UolUoh≈VCC,Uol≈GND

2.輸入高電平Uoh和輸入低電平UolUih≥0.7VCC,Uil≤0.2VCC （VCC為電源電壓,GND為地）

從上面可以看出:

在 同樣5V電源電壓情況下,COMS電路可以直接驅動TTL,因為CMOS的輸出高電平大于2.0V,輸出低電平小于0.8V；而TTL電路則不能直接驅動 CMOS電路,TTL的輸出高電平為大于2.4V,如果落在2.4V～3.5V之間,則CMOS電路就不能檢測到高電平,低電平小于0.4V滿足要求,所 以在TTL電路驅動COMS電路時需要加上拉電阻.如果出現(xiàn)不同電壓電源的情況,也可以通過上面的方法進行判斷.

如果電路中出現(xiàn)3.3V的COMS電路去驅動5V CMOS電路的情況,如3.3V單片機去驅動74HC,這種情況有以下幾種方法解決,最簡單的就是直接將74HC換成74HCT（74系列的輸入輸出在下面有介紹）的芯片,因為3.3V CMOS 可以直接驅動5V的TTL電路；或者加電壓轉換芯片；還有就是把單片機的I/O口設為開漏,然后加上拉電阻到5V,這種情況下得根據實際情況調整電阻的大小,以保證信號的上升沿時間.三．74系列簡介

74系列可以說是我們平時接觸的最多的芯片,74系列中分為很多種,而我們平時用得最多的應該是以下幾種：74LS,74HC,74HCT這三種,這三種系列在電平方面的區(qū)別如下：

TTL和CMOS電平

1、TTL電平(什么是TTL電平)：

輸出高電平>2.4V,輸出低電平=2.0V,輸入低電平 Vih,輸入低電平 Vih > Vt > Vil > Vol

6：Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）.7：Iol：邏輯門輸出為低電平時的負載電流（為灌電流）.8：Iih：邏輯門輸入為高電平時的電流（為灌電流）.9：Iil：邏輯門輸入為低電平時的電流（為拉電流）.

門電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端,這種形式的門稱為開路門.開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發(fā)射極開路（OE）,使用時應審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門）,以及電阻阻值是否合適.對于集電極開路（OC）門,其上拉電阻阻值RL應滿足下面條件：

（1）：RL < （VCC－Voh）/（n*Ioh＋m*Iih）（2）：RL > （VCC－Vol）/（Iol＋m*Iil）

其中n：線與的開路門數(shù)；m：被驅動的輸入端數(shù).

10：常用的邏輯電平

·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等.

·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5V TTL和5V CMOS）、3.3V系列,2.5V系列和1.8V系列.

·5V TTL和5V CMOS邏輯電平是通用的邏輯電平.

·3.3V及以下的邏輯電平被稱為低電壓邏輯電平,常用的為LVTTL電平.

·低電壓的邏輯電平還有2.5V和1.8V兩種.

·ECL/PECL和LVDS是差分輸入輸出.

·RS-422/485和RS-232是串口的接口標準,RS-422/485是差分輸入輸出,RS-232是單端輸入輸出.OC門,又稱集電極開路（漏極開路）與非門門電路,Open Collector（Open Drain）.

為什么引入OC門?

實際使用中,有時需要兩個或兩個以上與非門的輸出端連接在同一條導線上,將這些與非門上的數(shù)據（狀態(tài)電平）用同一條導線輸送出去.因此,需要一種新的與非門電路--OC門來實現(xiàn)“線與邏輯”.OC門主要用于3個方面：

1、實現(xiàn)與或非邏輯,用做電平轉換,用做驅動器.由于OC門電路的輸出管的集電極懸空,使用時需外接一個上拉電阻 Rp到電源VCC.OC門使用上拉電阻以輸出高電平,此外為了加大輸出引腳的驅動能力,上拉電阻阻值的選擇原則,從降低功耗及芯片的灌電流能力考慮應當足 夠大；從確保足夠的驅動電流考慮應當足夠小.2、線與邏輯,即兩個輸出端（包括兩個以上）直接互連就可以實現(xiàn)“AND”的邏輯功能.在總線傳輸?shù)葘嶋H應用中需要多個門 的輸出端并聯(lián)連接使用,而一般TTL門輸出端并不能直接并接使用,否則這些門的輸出管之間由于低阻抗形成很大的短路電流（灌電流）,而燒壞器件.在硬件 上,可用OC門或三態(tài)門（ST門）來實現(xiàn). 用OC門實現(xiàn)線與,應同時在輸出端口應加一個上拉電阻.3、三態(tài)門（ST門）主要用在應用于多個門輸出共享數(shù)據總線,為避免多個門輸出同時占用數(shù)據總線,這些門的使能信號 （EN）中只允許有一個為有效電平（如高電平）,由于三態(tài)門的輸出是推拉式的低阻輸出,且不需接上拉（負載）電阻,所以開關速度比OC門快,常用三態(tài)門作 為輸出緩沖器.什么是OC、OD?

集電極開路門(集電極開路 OC 或漏極開路 OD)

Open-Drain是漏極開路輸出的意思,相當于集電極開路(Open-Collector)輸出,即TTL中的集電極開路（OC）輸出.一般用于線或、線與,也有的用于電流驅動.

Open-Drain是對MOS管而言,Open-Collector是對雙極型管而言,在用法上沒啥區(qū)別.開漏形式的電路有以下幾個特點：

a. 利用外部電路的驅動能力,減少IC內部的驅動. 或驅動比芯片電源電壓高的負載.b.可以將多個開漏輸出的Pin,連接到一條線上.通過一只上拉電阻,在不增加任何器件的情況下,形成“與邏輯”關系.這也是I2C,SMBus等總線判 斷總線占用狀態(tài)的原理.如果作為圖騰輸出必須接上拉電阻.接容性負載時,下降延是芯片內的晶體管,是有源驅動,速度較快；上升延是無源的外接電阻,速度 慢.如果要求速度高電阻選擇要小,功耗會大.所以負載電阻的選擇要兼顧功耗和速度.c. 可以利用改變上拉電源的電壓,改變傳輸電平.例如加上上拉電阻就可以提供TTL/CMOS電平輸出等.d. 開漏Pin不連接外部的上拉電阻,則只能輸出低電平.一般來說,開漏是用來連接不同電平的器件,匹配電平用的.

正常的CMOS輸出級是上、下兩個管子,把上面的管子去掉就是OPEN-DRAIN了.這種輸出的主要目的有兩個：電平轉換和線與.

由于漏級開路,所以后級電路必須接一上拉電阻,上拉電阻的電源電壓就可以決定輸出電平.這樣你就可以進行任意電平的轉換了.

線與功能主要用于有多個電路對同一信號進行拉低操作的場合,如果本電路不想拉低,就輸出高電平,因為OPEN-DRAIN上面的管子被拿掉,高電平是靠外接的上拉電阻實現(xiàn)的.（而正常的CMOS輸出級,如果出現(xiàn)一個輸出為高另外一個為低時,等于電源短路.）

OPEN-DRAIN提供了靈活的輸出方式,但是也有其弱點,就是帶來上升沿的延時.因為上升沿是通過外接上拉無源電阻對負載充電,所以當電阻選擇小時延時就小,但功耗大；反之延時大功耗小.所以如果對延時有要求,則建議用下降沿輸出。