數據轉換器中的DDC和DUC通道如何工作？

為實現(xiàn)高速的數據速率，數字轉換器中的數字中頻處理——DDC (數字下變頻器)和DUC(數字上變頻器)是其中主要的功能模塊。本文要講述的是“IF和RF轉換器中的集成DDC和DUC通道在實際應用中如何工作的”。

在現(xiàn)代數字移動通信系統(tǒng)中，發(fā)射和接收路徑(包括下面描述中的反饋接收路徑)可根據信號特性分為三個主要電路級：射頻級、模擬中頻級和數字中頻級。

圖1是典型發(fā)射機和接收機的框圖。

射頻級處理射頻信號，在當前LTE標準中，其信號頻率范圍一般是700 MHz到3.8 GHz。經過混頻器、調制器或解調器—這些都是混頻單元—處理后，射頻信號移動到DC至300 MHz以下的較低頻率。

從數據轉換器到混頻器的處理模塊包括轉換器(ADC或DAC)、模擬濾波器和中頻放大器，我們可以把該級稱為模擬中頻級。

轉換器之后(事實上是在轉換器的量化器部分之后)，信號變?yōu)?a target="_blank">數字信號；它與隨后的FPGA或ASIC一起，我們稱之為數字中頻級。對于此級中的各數字信號處理模塊，在Tx路徑中通常稱之為DUC(數字上變頻器)，在Rx路徑中通常稱之為DDC (數字下變頻器)。

直接射頻架構是例外，其中數據轉換器直接對射頻信號采樣，因而沒有模擬中頻級，信號鏈僅由射頻級和數字中頻級構成。

典型DDC模塊包括載波選擇、下變頻器、濾波器和抽取器。這些功能模塊按順序工作，或者可分別予以旁路，最終根據后續(xù)FPGA或ASIC(其采樣速率較低)的要求，產生一個位于DC的復信號或一個實信號。

典型DUC模塊包括插值、濾波器、上變頻器和載波合并器。根據系統(tǒng)架構設計，DUC產生一個位于DC的復信號或中頻信號，或者直接產生射頻信號。DUC的處理幾乎與DDC的處理相反。

常常將多個DDC和DUC級級聯(lián)以提供靈活性。獨立的DDC和DUC需要并行處理多個載波，合并之后輸出發(fā)射信號或在接收信號中將其分離。

DDC

Rx鏈路需要較高采樣速率以避免信號混疊，簡化模擬濾波器設計，提供更寬的信號頻帶。但另一方面，為了節(jié)省功耗、成本以及FPGA/ASIC中的高速邏輯，最好降低接口上的數據速率。轉換器的集成DDC將解決上述要求。

圖2是典型DDC的框圖。

NCO和混頻器

為了從干擾(阻塞信號和其他載波)中選擇所需的載波，NCO的輸出頻率與輸入中頻信號混頻以將所需載波頻移到DC。這樣可以降低后續(xù)濾波和抽取級的復雜度。

濾波和抽取

在NCO和混頻級之后，使用一個低通濾波器來選取所需的濾波并抑制其他不需要的信號。濾波器之后，使用一個2倍抽取器來降低數據速率。為了節(jié)省資源并向客戶提供靈活性，半帶FIR濾波器加2倍抽取器被合并在一個模塊中；重復使用該模塊以級聯(lián)三到四級。系統(tǒng)設計者可根據應用需要選擇使用其中的一部分或全部。轉換器也可能提供2倍之外的其它抽取率以提供更大的靈活性，尤其是在RF ADC中。

DUC

Tx鏈具有與Rx鏈相同的要求：需要高采樣速率以簡化濾波器設計，使信號頻率位于高中頻或直接變?yōu)樯漕l，以及遠遠地推開鏡像，但接口希望使用較低的數據速率。轉換器的集成DUC將解決這些要求。

圖3是典型DUC的框圖。

插值和濾波

最簡單的數字插值算法稱為"零填充"，即在每兩個樣本之間插入0。采樣速率加倍，但在得到的頻譜中也會產生頻率為Fs– Fif的鏡像。因此，在插值器之后需要使用一個濾波器級，以便消除鏡像或原始載波(依據應用而定)。如果消除的是原始載波，結果將是插值和Fs/2的粗調。

像在DDC中一樣，2倍插值和濾波器被合并為一個模塊。然后重復此功能模塊并級聯(lián)三到四級，以提高靈活性。也可使用2倍之外的其他插值系數以提供更大的靈活性，尤其是在RF DAC中。

NCO和混頻器

DUC中的NCO和混頻器級與DDC中的相同模塊非常相似，但功能相反，即根據系統(tǒng)架構的要求，將載波頻移到所需的中頻或射頻頻率。在零中頻架構中，可旁路此模塊以使載波保持在DC。

增益、相位、I/Q偏移和反Sinc增益、相位調整、I/Q偏移和反sinc模塊是許多IF/RF DAC的附件。

增益、相位調整和I/Q偏移常常一起使用以獨立調諧輸出信號I/Q通道，補償不同類型的I/Q失配(DAC、模擬濾波器和調制器引起)，最終從模擬調制器后輸出一個低本振泄漏和低鏡像的理想復信號。

反sinc濾波器補償DAC引起的sinc滾降，這種滾降會影響平坦度和信號幅度，尤其是在采用高中頻或直接射頻架構的寬帶應用中。

以上簡要說明了當前IF/RF轉換器中集成的典型DDC和DUC——它們是何物，為何需要它們，以及它們在信號鏈中如何工作。了解這些內容并正確使用它們，將能減少資源占用并減輕FBGA/ASIC中的編碼工作，以及節(jié)省系統(tǒng)的功耗和成本哦，如此實用的知識快快get起來~