在嘗試將鎖相環(huán)(PLL)鎖定時,你是否碰到過麻煩?草率的判斷會延長調(diào)試過程,調(diào)試過程變得更加單調(diào)乏味。根據(jù)以下驗(yàn)證通行與建立鎖定的程序,調(diào)試過程可以變得非常簡單。第1步:驗(yàn)證通信第一步是驗(yàn)證PLL響應(yīng)編程的能力。如果PLL沒有鎖定,無法讀回,則嘗試發(fā)送需要最小量硬件命令工作的軟件命令。一種方法是通過軟件(而非引腳)調(diào)節(jié)PLL的通電斷電尋找引腳的可預(yù)測電流變化或偏置電壓電平變化。許多PLL在其輸入(OSCin)引腳的電平在通電時為Vcc/2,在斷電時為0V。如果PLL集成了壓控振蕩器(VCO),則查看低壓差(LDO)輸出引腳電壓是否對通電和斷電命令做出反應(yīng)。還可能可以切換輸入/輸出 (I/O)引腳,比如許多LMX系列PLL的MUXout引腳。如果采用上述方法能夠驗(yàn)證通信,就可以繼續(xù)嘗試進(jìn)行鎖定。如果無法驗(yàn)證通信,則查找常見的原因,例如以下原因:
第2步:建立鎖定驗(yàn)證通信后,下一步就是嘗試對PLL進(jìn)行鎖定。下面是PLL無法鎖定的一些更常見的原因:
如果配置有誤,鎖定檢測引腳會在實(shí)際已經(jīng)鎖定的情況下顯示出PLL未鎖定。可以通過查看頻譜分析儀輸出或VCO調(diào)諧電壓驗(yàn)證這一情況。
向PLL發(fā)送錯誤的信息會很容易導(dǎo)致無法鎖定。一些常見的編程錯誤包括:VCO編程頻率超出范圍、VCO校準(zhǔn)設(shè)置不正確或寄存器時序有誤。
對于集成VCO的PLL而言,頻率范圍通常分成幾個不同的頻段。錯誤的編程會導(dǎo)致VCO鎖定錯誤的頻段。對特定寄存器的編程通常會啟動VCO校準(zhǔn);因此必須確定在編程此寄存器時,其他軟件和硬件(尤其是基準(zhǔn)輸入)狀態(tài)正確,以確保校準(zhǔn)正常工作。
如果VCO輸入或基準(zhǔn)輸入因電源水平較低、壓擺率較低、匹配較差或諧波較高而存在問題,會導(dǎo)致PLL打開鎖定。大多數(shù)PLL有方法輸出內(nèi)部頻率計數(shù)器的實(shí)際頻率輸出,將其發(fā)送到引腳。
可以通過查看調(diào)諧電壓或切換鑒相器兩極,根據(jù)頻率變化確定連接或短路。
如果降低電荷泵電流導(dǎo)致PLL鎖定通常是不穩(wěn)定的表現(xiàn),但是僅憑這項(xiàng)技術(shù)不起作用不能排除不穩(wěn)定這一因素。導(dǎo)致環(huán)路濾波器不穩(wěn)定的產(chǎn)檢原因有忽略考慮VCO輸入電容;使用過度限制環(huán)路帶寬的集成濾波器;或者使用與PLL初始設(shè)計不同的PLL設(shè)置(電荷泵增益、VCO頻率或鑒相器頻率)。
遵循系統(tǒng)的方法,不作出草率的假設(shè)能夠使PLL鎖定調(diào)試程序變得簡單許多。下圖為指導(dǎo)此程序的流程圖。
圖:PLL調(diào)試流程圖
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
原文標(biāo)題:鎖相環(huán)無法鎖定,應(yīng)該這樣處理…
文章出處:【微信號:eet-china,微信公眾號:電子工程專輯】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
相關(guān)推薦
我在配置AD9694的過程中發(fā)現(xiàn)AD9694的采樣率對應(yīng)的線速率只有在6.75Gbps-13.5Gbps之間時,204b接口的鎖相環(huán)才能鎖定,現(xiàn)在想配置200M采樣率,但是204B接口的鎖相環(huán)無法
發(fā)表于 07-03 06:18
我在配置AD9694的過程中遇到了AD9694輸入時鐘低于337.5MHz時,內(nèi)部的serdes鎖相環(huán)無法鎖定的問題;但輸入時鐘高于337.5MHz時,如400M、600M就能鎖定;0x56e寄存器
發(fā)表于 06-21 14:27
基本鎖相環(huán)通常由鎖相檢測器(Phase Detector)、低通濾波器(Loop Filter)和令牌圈振蕩器(VCO)組成。它是最簡單的鎖相環(huán)形式,用于頻率和相位同步。
發(fā)表于 01-31 16:00
?1371次閱讀
鎖相環(huán)鎖定后一定不存在頻差嗎? 鎖相環(huán)是一種常用的控制系統(tǒng),用于將輸入信號與參考信號之間的相位誤差維持在一個可接受的范圍內(nèi)。它通過調(diào)節(jié)輸出信號的相位和頻率來實(shí)現(xiàn)這個目標(biāo)。然而,
發(fā)表于 01-31 15:25
?540次閱讀
,也稱為追蹤帶。它的主要功能是鎖定輸入信號與VCO(電壓控制振蕩器)輸出信號的相位,使輸出信號與輸入信號保持相位一致。 - 鎖相環(huán)捕獲帶:捕獲帶是鎖相環(huán)的另一種工作模式,也稱為拉住帶。它的主要功能是在輸入信號發(fā)生較大偏差時,將輸
發(fā)表于 01-31 11:31
?825次閱讀
環(huán)路的跟蹤狀態(tài)是指鎖相環(huán)鎖定后的狀態(tài),即環(huán)路中的壓控振蕩器(VCO)的輸出信號的相位能夠自動跟蹤輸入信號的相位,從而保持恒定的穩(wěn)態(tài)相位差。
發(fā)表于 01-30 14:18
?729次閱讀
本人在使用ADF4372芯片時,運(yùn)用RF16輸出口,鎖相環(huán)正常鎖定,但是輸出幅度只有-28dbm,這是為什么,請求解答謝謝。沒有在VDDX1加7.4nH電感。
發(fā)表于 01-03 07:39
外部參考時鐘為90MHz,需要的到一個110MHz的中頻信號,因此使用AD9779內(nèi)部鎖相環(huán),進(jìn)行8倍插值處理。reg01配置為11001000,reg8配置為01111100,reg9配置為
發(fā)表于 12-04 08:29
您好工程師:
當(dāng)我使用AD9122時,內(nèi)部鎖相環(huán)無法完成鎖定,參考時鐘來自AD9518產(chǎn)生的500MHz時鐘,頻率倍增產(chǎn)生1GHZ DACCLK
配置如下
0B 20
0C E1
0DD4
0A 電容
0A A0
最后讀到0E的7位不能是1,不能完成
發(fā)表于 12-01 07:29
校準(zhǔn)。
讀取0x01F的值為0x4E,鎖相環(huán)未鎖定,請指教!
寄存器設(shè)置如下
ad9518_wdata( 0x00, 0x00, 0x00, 0x18);
AD9518_WDATATA( 0x00
發(fā)表于 11-30 06:40
鎖相環(huán)鎖定時間取決于哪些因素?如何加速鎖定? 鎖相環(huán)(PLL)是一種常見的電路,用于穩(wěn)定頻率。PLL中的關(guān)鍵是相鎖。相鎖發(fā)揮著將輸入頻率與參考頻率調(diào)整到相等的重要作用。在
發(fā)表于 10-30 10:51
?1781次閱讀
當(dāng)鎖相環(huán)無法鎖定時,該怎么處理的呢?如何解決鎖相環(huán)無法鎖定? 鎖相環(huán)作為一種常見的電路設(shè)計,具有廣泛的應(yīng)用領(lǐng)域。然而,在一些情況下,由于種種
發(fā)表于 10-30 10:16
?1641次閱讀
鎖相環(huán)在相位檢測中的應(yīng)用? 鎖相環(huán)(PLL)是一種電子技術(shù)中廣泛應(yīng)用的電路,用于調(diào)整一個輸出信號的相位來精確匹配一個參考信號。鎖相環(huán)在各種不同的應(yīng)用領(lǐng)域都有著廣泛的應(yīng)用,例如通信系統(tǒng)、
發(fā)表于 10-29 11:35
?704次閱讀
鎖相環(huán)(PLL)基本原理 當(dāng)鎖相環(huán)無法鎖定時該怎么處理的呢? 鎖相環(huán)(Phase Locked Loop, PLL)是一種電路系統(tǒng),它可以將輸入信號的相位
發(fā)表于 10-23 10:10
?2489次閱讀
軟件鎖相環(huán)在頻率突變時鎖不住 鎖相環(huán)無法鎖定怎么辦?? 鎖相環(huán)(PLL)是一種用于在電路中生成穩(wěn)定頻率的技術(shù)。它是在1960年代開發(fā)的,并被廣泛應(yīng)用于通信、雷達(dá)、衛(wèi)星技術(shù)等領(lǐng)域中。
發(fā)表于 10-13 17:39
?1507次閱讀
評論