0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

ddr3的讀寫分離方法有哪些?

0BFC_eet_china ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2017-11-06 13:44 ? 次閱讀

DDR3是目前DDR的主流產(chǎn)品,DDR3的讀寫分離作為DDR最基本也是最常用的部分,本文主要闡述DDR3讀寫分離的方法。最開始的DDR, 芯片采用的是TSOP封裝,管腳露在芯片兩側(cè)的,測(cè)試起來相當(dāng)方便;但是,DDRII和III就不一樣了,它采用的是BGA封裝,所有焊點(diǎn)是藏在芯片的底部的,測(cè)試起來非常不便,一般需要提前預(yù)留測(cè)試點(diǎn)。在DDR讀寫burst分析之前,首先得把read burst和write burst分離出來,讀寫雙向的數(shù)據(jù)全部都擱在DQS和DQ上。那么,DDR的手冊(cè)中,留下了那些線索供我們進(jìn)行都寫的分離呢?要實(shí)現(xiàn)DDR的快速的便捷的分離,在讀寫分離之前,我們必須得知道DDR讀寫信號(hào)之間的特征差異。首先,看看SPEC里面的定義:

方法一:preamble的差異在每次的burst之前,DQS會(huì)從高阻態(tài)切換到一段負(fù)脈沖,然后才開始正常的讀寫。這段負(fù)脈沖,我們叫做preamble(preamble實(shí)際上是在讀寫前,DQS提前通知DRAM芯片或者是controller的信號(hào))。一般說來,讀數(shù)據(jù)DQS的preamble寬度要大于寫數(shù)據(jù)。對(duì)于DDR3,情況就更簡(jiǎn)單了。因?yàn)樵贒DR3中,讀數(shù)據(jù)的preamble是負(fù)脈沖,寫數(shù)據(jù)的preamble是正脈沖。

方法二:幅度上的差異一般在DRAM端進(jìn)行測(cè)試,寫數(shù)據(jù)從memory controller出來,經(jīng)過了主板PCB板,內(nèi)存插槽和內(nèi)存條PCB板,到達(dá)DRAM顆粒的時(shí)候,信號(hào)已經(jīng)被衰減了,而讀數(shù)據(jù)剛剛從DRAM出來,還沒有經(jīng)過任何的衰減,因此讀數(shù)據(jù)的幅度要大于寫數(shù)據(jù)。如下圖所示方法三:寫數(shù)據(jù)是DQS和DQ centre-align(中間對(duì)齊), 讀數(shù)據(jù)DQS和DQ是edge align(邊沿對(duì)齊),memory controller在接收到內(nèi)存的讀數(shù)據(jù)時(shí),在controller內(nèi)部把DQS和DQ的相位錯(cuò)開90度,實(shí)現(xiàn)中間對(duì)齊來采樣(這個(gè)過程示波器就看不到咯);方法四:斜率的差異:讀數(shù)據(jù)的斜率大于寫數(shù)據(jù)。一般在DRAM端進(jìn)行測(cè)試,寫數(shù)據(jù)從memory controller出來,經(jīng)過了主板PCB板,內(nèi)存插槽和內(nèi)存條PCB板,到達(dá)DRAM顆粒的時(shí)候,信號(hào)已經(jīng)被衰減了,所以,斜率也小一些;而讀數(shù)據(jù)剛剛從DRAM出來,還沒有經(jīng)過任何的衰減,因此讀數(shù)據(jù)的斜率要大于寫數(shù)據(jù)。也可以從下圖得到區(qū)分。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • DDR3
    +關(guān)注

    關(guān)注

    2

    文章

    273

    瀏覽量

    42080

原文標(biāo)題:四種方法搞懂DDR3的讀寫分離

文章出處:【微信號(hào):eet-china,微信公眾號(hào):電子工程專輯】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    基于FPGA的DDR3多端口讀寫存儲(chǔ)管理系統(tǒng)設(shè)計(jì)

    DDR3一組控制、地址和數(shù)據(jù)總線,因此同一時(shí)刻只能有一個(gè)設(shè)備在訪問。##幀地址控制模塊主要是將DDR3空間進(jìn)行劃分,同時(shí)控制幀地址的切換。
    發(fā)表于 04-07 15:52 ?1.3w次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b>多端口<b class='flag-5'>讀寫</b>存儲(chǔ)管理系統(tǒng)設(shè)計(jì)

    【紫光同創(chuàng)國(guó)產(chǎn)FPGA教程】【第十章】DDR3讀寫測(cè)試實(shí)驗(yàn)

    本實(shí)驗(yàn)為后續(xù)使用DDR3內(nèi)存的實(shí)驗(yàn)做鋪墊,通過循環(huán)讀寫DDR3內(nèi)存,了解其工作原理和DDR3控制器的寫法,由于DDR3控制復(fù)雜,控制器的編寫
    的頭像 發(fā)表于 02-05 13:27 ?8953次閱讀
    【紫光同創(chuàng)國(guó)產(chǎn)FPGA教程】【第十章】<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b>測(cè)試實(shí)驗(yàn)

    基于FPGA的DDR3多端口讀寫存儲(chǔ)管理設(shè)計(jì)

    如圖2所示,只需要通過用戶接口信號(hào)就能完成DDR3讀寫操作,大大簡(jiǎn)化了DDR3的設(shè)計(jì)。 1、DDR3控制模塊用戶接口寫操作設(shè)計(jì) D
    發(fā)表于 06-26 18:13

    cyclone V控制DDR3讀寫,quartusII配置DDR3 ip核后,如何調(diào)用實(shí)現(xiàn)DDR3讀寫呢,謝謝

    DDR3的IP核配置完畢后,產(chǎn)生了好多文件,請(qǐng)問如何調(diào)用這些文件實(shí)現(xiàn)DDR3讀寫呢?看了一些文章,說是要等到local_init_done為高電平后,才能進(jìn)行讀寫操作。請(qǐng)問
    發(fā)表于 01-14 18:15

    基于FPGA的DDR3多端口讀寫存儲(chǔ)管理的設(shè)計(jì)與實(shí)現(xiàn)

    ,只需通過用戶接口信號(hào)就能完成DDR3讀寫操作。DDR3用戶接口仲裁控制模塊將中斷請(qǐng)求分成多個(gè)子請(qǐng)求,實(shí)現(xiàn)視頻中斷和圖形中斷的并行處理。幀地址控制模塊確保當(dāng)前輸出幀輸出的是最新寫滿的幀。結(jié)果表明
    發(fā)表于 08-02 11:23

    DDR3芯片讀寫控制及調(diào)試總結(jié)

    DDR3芯片讀寫控制及調(diào)試總結(jié),1. 器件選型及原理圖設(shè)計(jì)(1) 由于是直接購(gòu)買現(xiàn)成的開發(fā)板作為項(xiàng)目前期開發(fā)調(diào)試使用,故DDR3芯片已板載,其型號(hào)為MT41J256M16HA-125,美光公司生產(chǎn)的4Gb容量
    發(fā)表于 07-22 08:33

    怎樣對(duì)DDR3芯片進(jìn)行讀寫控制呢

    怎樣對(duì)DDR3芯片進(jìn)行讀寫控制呢?如何對(duì)DDR3芯片進(jìn)行調(diào)試?
    發(fā)表于 08-12 06:26

    ddr4和ddr3內(nèi)存的區(qū)別,可以通用嗎

    雖然新一代電腦/智能手機(jī)用上了DDR4內(nèi)存,但以往的產(chǎn)品大多還是用的DDR3內(nèi)存,因此DDR3依舊是主流,DDR4今后將逐漸取代DDR3,成
    發(fā)表于 11-08 15:42 ?3.1w次閱讀

    基于FPGA的DDR3多端口讀寫存儲(chǔ)管理的設(shè)計(jì)與實(shí)現(xiàn)

    讀寫操作。DDR3用戶接口仲裁控制模塊將中斷請(qǐng)求分成多個(gè)子請(qǐng)求,實(shí)現(xiàn)視頻中斷和圖形中斷的并行處理。幀地址控制模塊確保當(dāng)前輸出幀輸出的是最新寫滿的幀。
    發(fā)表于 11-18 18:51 ?6837次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b>多端口<b class='flag-5'>讀寫</b>存儲(chǔ)管理的設(shè)計(jì)與實(shí)現(xiàn)

    DDR3備受輕薄本板載內(nèi)存青睞 DDR3何優(yōu)勢(shì)

    從成本的角度來看,DDR3也許的確要比DDR4低一些,所以從這個(gè)角度可以講通。
    的頭像 發(fā)表于 09-08 16:28 ?4299次閱讀

    FPGA學(xué)習(xí)-DDR3

    一、DDR3簡(jiǎn)介 ? ? ? ? DDR3全稱double-data-rate 3 synchronous dynamic RAM,即第三代雙倍速率同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器。所謂同步,是指DDR3
    的頭像 發(fā)表于 12-21 18:30 ?2912次閱讀

    基于AXI總線的DDR3讀寫測(cè)試

    本文開源一個(gè)FPGA項(xiàng)目:基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡(jiǎn)單用戶接口的讀寫方式:《DDR3
    的頭像 發(fā)表于 09-01 16:20 ?3804次閱讀
    基于AXI總線的<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b>測(cè)試

    基于FPGA的DDR3讀寫測(cè)試

    本文介紹一個(gè)FPGA開源項(xiàng)目:DDR3讀寫。該工程基于MIG控制器IP核對(duì)FPGA DDR3實(shí)現(xiàn)讀寫操作。
    的頭像 發(fā)表于 09-01 16:23 ?1355次閱讀
    基于FPGA的<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b>測(cè)試

    闡述DDR3讀寫分離方法

    DDR3是2007年推出的,預(yù)計(jì)2022年DDR3的市場(chǎng)份額將降至8%或以下。但原理都是一樣的,DDR3讀寫分離作為
    的頭像 發(fā)表于 10-18 16:03 ?838次閱讀
    闡述<b class='flag-5'>DDR3</b><b class='flag-5'>讀寫</b><b class='flag-5'>分離</b>的<b class='flag-5'>方法</b>

    DDR4和DDR3內(nèi)存都有哪些區(qū)別?

    DDR4和DDR3內(nèi)存都有哪些區(qū)別? 隨著計(jì)算機(jī)的日益發(fā)展,內(nèi)存也越來越重要。DDR3DDR4是兩種用于計(jì)算機(jī)內(nèi)存的標(biāo)準(zhǔn)。隨著DDR4內(nèi)存
    的頭像 發(fā)表于 10-30 09:22 ?9822次閱讀