芯片和先進(jìn)封裝的制程挑戰(zhàn)和解決方案

當(dāng)今世界，人工智能的迅猛發(fā)展已經(jīng)成為熱門話題，當(dāng)人們都在關(guān)注它將如何改變我們未來(lái)生活的時(shí)候，身處芯片業(yè)的工程師們開(kāi)始關(guān)注如何在有限的物理空間內(nèi)，將芯片的性能提升到更高的水平，以及如何在單位體積內(nèi)集成更多的晶體管，以滿足高性能計(jì)算的需求；人工智能對(duì)高性能計(jì)算的需求是無(wú)止盡的，然而，當(dāng)單位體積內(nèi)集成的晶體管數(shù)量受到物理極限的限制時(shí)，我們必須尋找新的解決方案來(lái)延續(xù)其擴(kuò)展性。

那么，新的方向在哪里呢？答案就在異構(gòu)集成、先進(jìn)封裝或者Chiplet等技術(shù)上。這些技術(shù)正在悄然興起，它們將為芯片制造業(yè)帶來(lái)新的機(jī)遇和挑戰(zhàn)。異構(gòu)集成技術(shù)可以將不同類型、不同功能的芯片模塊集成在一起，從而實(shí)現(xiàn)更高的性能和效率。先進(jìn)封裝技術(shù)則可以將多個(gè)芯片封裝在一起，形成一個(gè)更大的芯片，從而提高算力。異構(gòu)集成、先進(jìn)封裝或者Chiplet等技術(shù)的應(yīng)用，將為芯片制造業(yè)帶來(lái)新的生機(jī)，也將進(jìn)一步推動(dòng)人工智能等技術(shù)的發(fā)展 。

1芯片和先進(jìn)封裝的制程挑戰(zhàn)

面臨物理極限帶來(lái)的挑戰(zhàn)和對(duì)高性能計(jì)算的迫切需求，異構(gòu)集成和先進(jìn)封裝技術(shù)應(yīng)運(yùn)而生。如果我們把單位體積內(nèi)集成的晶體管數(shù)量理解成Vertical (縱向發(fā)展)，異構(gòu)集成就是Horizontal(橫向發(fā)展)，那么我們可以利用更大的橫向擴(kuò)展并聯(lián)合更多芯片來(lái)彌補(bǔ)單顆芯片晶體管數(shù)量的限制。

異構(gòu)集成可以有效延續(xù)高性能計(jì)算的擴(kuò)展需求，但在實(shí)際制造過(guò)程中并非一帆風(fēng)順，否則也不會(huì)成為當(dāng)下的熱門話題。簡(jiǎn)單多芯片組合封裝并不是高新科技，然而把所有尖端的芯片集成一體并保證其性能數(shù)倍增長(zhǎng)，這種集成看似簡(jiǎn)單可行，實(shí)則不得不靠犧牲部分良率才能有限獲得，這主要是由于采用新的制造工藝、新的材料，以及FE（前道）和BE（后道）的制程混合應(yīng)用（如圖1）等帶來(lái)的挑戰(zhàn)；這種制造工藝雖然從性能上可以維持摩爾定律的發(fā)展，但是也帶來(lái)更多制造和良率的挑戰(zhàn)（圖2）。

圖1

圖2

Bumping 連接密度帶來(lái)的挑戰(zhàn)：當(dāng)橫向擴(kuò)展使單位面積內(nèi)的芯片數(shù)量得到提升，接下來(lái)需要去解決與之匹配的芯片到芯片的傳輸速率問(wèn)題，先進(jìn)封裝的混合鍵合Bumping制程，就是其中的方案，Bumping間距越來(lái)越?。▓D3），這種封裝技術(shù)雖然讓芯片之間具備更短的連接路徑和更多的連接數(shù)量，但是如何互連KGD（無(wú)缺陷芯片）并不容易；特別是當(dāng)前異構(gòu)集成制造生態(tài)還沒(méi)有完全成熟并還在不斷演變的狀況下，需要更可靠的制程控制與良率管理解決方案來(lái)幫助其穩(wěn)定的投入量產(chǎn)， 混合鍵合成為異質(zhì)集成的關(guān)鍵轉(zhuǎn)折。

圖3

2芯片和先進(jìn)封裝制程控制解決方案

異構(gòu)集成和先進(jìn)封裝的混合鍵合工藝是擴(kuò)展各類封裝與應(yīng)用的關(guān)鍵技術(shù)?；旌湘I合的主要優(yōu)勢(shì)是通過(guò)提高互連密度從而提升速度、帶寬和電源效率；混合鍵合的 W2W（晶圓到晶圓）集成是用于制造CMOS圖像傳感器和3D NAND的關(guān)鍵；混合鍵合的D2W（芯片到晶圓）集成多用于 AI 邏輯芯片和高帶寬存儲(chǔ)器。這些在各個(gè)工藝段復(fù)雜的制程，給最終成品良率帶來(lái)巨大的挑戰(zhàn)，怎樣保證最終的成品良率并可批量生產(chǎn)，制程控制與良率管理生產(chǎn)工具至關(guān)重要。KLA提供專業(yè)的、通過(guò)產(chǎn)業(yè)界充分驗(yàn)證過(guò)的制造、檢測(cè)與量測(cè)解決方案（圖4）

圖4

3結(jié)語(yǔ)

如果人工智能的高性能計(jì)算需求引領(lǐng)了異構(gòu)集成和先進(jìn)封裝的浪潮，那么克服良率和產(chǎn)能的挑戰(zhàn)就是KLA開(kāi)發(fā)創(chuàng)新型技術(shù)不可或缺的一部分，我們可以想象因一個(gè)集成芯片的缺陷而導(dǎo)致昂貴的多芯片封裝報(bào)廢或者額外的篩查，這種損失是不可接受的。KLA致力于研發(fā)封裝制程綜合解決方案，包括制程方案：保證制造過(guò)程中的良率；量測(cè)方案：對(duì)生產(chǎn)工藝過(guò)程量化分析控制，確保新產(chǎn)品和量產(chǎn)中的工藝誤差時(shí)刻在規(guī)格范圍內(nèi)；檢測(cè)方案：有效管理每一片在制產(chǎn)品的良率，從而確保最終良率長(zhǎng)期可管可控。KLA將這些經(jīng)驗(yàn)與廣泛的良率管控、檢測(cè)和量測(cè)系統(tǒng)相結(jié)合，致力于成為先進(jìn)封裝制造商們的理想合作伙伴。