思爾芯IDAS 2024:RISC-V圖形顯示與仿真技術(shù)革新

2024年9月23日至24日，萬眾矚目的第二屆設(shè)計自動化產(chǎn)業(yè)峰會（IDAS 2024）在上海張江科技城圓滿落幕。本屆峰會以“逐浪前行，共創(chuàng)未來”為核心主題，匯聚了EDA及集成電路產(chǎn)業(yè)界的領(lǐng)軍企業(yè)、頂尖學府與科研機構(gòu)，共同探索該領(lǐng)域的無限潛能與前沿趨勢。作為國內(nèi)數(shù)字EDA領(lǐng)域的先鋒企業(yè)，思爾芯榮耀參展，成為展會的一大亮點。

展會期間，思爾芯攜其全面的數(shù)字前端EDA解決方案璀璨亮相，通過一系列引人入勝的現(xiàn)場演示（Demo），向與會嘉賓深度展示了其卓越的技術(shù)底蘊與創(chuàng)新成果。尤為引人注目的，是RISC-V香山圖形化顯示項目的精彩呈現(xiàn)，該項目作為RISC-V架構(gòu)芯片設(shè)計的典范之作，不僅彰顯了思爾芯在原型驗證技術(shù)領(lǐng)域的深厚功底，更為RISC-V架構(gòu)的廣泛應(yīng)用開辟了新的路徑，樹立了行業(yè)標桿。

此外，思爾芯還精心策劃了聯(lián)合仿真Demo，吸引了眾多業(yè)內(nèi)外人士的關(guān)注。該Demo融合了思爾芯自主研發(fā)的“芯神匠”架構(gòu)設(shè)計工具與“芯神馳”軟件仿真平臺，展現(xiàn)了聯(lián)合仿真技術(shù)如何助力半導體設(shè)計行業(yè)提升驗證效率與質(zhì)量。通過整合軟硬件資源，構(gòu)建了一個高效協(xié)同的聯(lián)合仿真生態(tài)系統(tǒng)，實現(xiàn)了從架構(gòu)設(shè)計到設(shè)計驗證的一站式解決方案。

“芯神匠”架構(gòu)設(shè)計工具以其圖形化、直觀易用的特點著稱，不僅支持多層次的建模仿真，優(yōu)化IP、SoC及系統(tǒng)設(shè)計，還通過緊密結(jié)合架構(gòu)建模與混合仿真驗證，實現(xiàn)了對設(shè)計錯誤的快速捕捉與精準定位，顯著提升了設(shè)計效率與產(chǎn)品質(zhì)量。同時，“芯神匠”還能與思爾芯的其他EDA工具（如芯神鼎硬件仿真、芯神瞳原型驗證等）無縫集成，形成一套高度集成的混合仿真解決方案，進一步強化了設(shè)計驗證的全面性和精確度。

此次參展，思爾芯不僅展示了自身在EDA領(lǐng)域的強大技術(shù)實力與創(chuàng)新活力，更為行業(yè)內(nèi)外提供了寶貴的實踐案例與靈感啟發(fā)。展望未來，隨著半導體技術(shù)的持續(xù)演進和市場需求的不斷變化，思爾芯將繼續(xù)深耕數(shù)字EDA領(lǐng)域，以市場需求為導向，不斷優(yōu)化和完善自有EDA工具鏈，為全球客戶提供更加高效、精準的設(shè)計驗證解決方案，共同推動EDA及集成電路產(chǎn)業(yè)的繁榮發(fā)展。