瀚海微SD NAND之SD 協(xié)議（34）1.8V信號的時序

固定數(shù)據(jù)窗口輸出時序(SDR12、SDR25、SDR50)

固定數(shù)據(jù)窗口插卡輸出時序如下圖所示，SDR12、SDR25、SDR50的輸出時序

有效窗口由輸出延遲(topy)的最小值和最大值指定。

無論溫度和電壓如何變化，與SDCLK同步的有效數(shù)據(jù)窗口都是可用的。

輸出有效窗口由tclk-todly +toH計算。

主機可以通過延遲SDCLK創(chuàng)建采樣時鐘。

下圖中voH表示最小值，VoL表示最大值。

可變窗口輸出時序(SDR104)

可變數(shù)據(jù)窗口卡的輸出時序如下圖所示。

引入Top來表示輸出延時。不包括包括所有延遲變化的對比todly中的長期溫度漂移。

溫度漂移用△Top表示。頂部初始化后，可以在0到2UI的范圍內(nèi)。在確定數(shù)據(jù)采樣點時，應(yīng)考慮長期漂移，而長期漂移主要取決于溫度漂移。

輸出有效數(shù)據(jù)窗口(todw)是可用的，而不管漂移(Top)，但數(shù)據(jù)窗口的位置隨漂移而變化。

下圖中的voH為最小值，VoL為最大值。

卡△Top是輸出有效窗口(Topw)從上一個系統(tǒng)的總允許位移調(diào)諧程序

卡△Top=1550pS結(jié)溫AT= 90℃在操作過程中。

卡△Top=-350pS工作時結(jié)溫△T=-20℃時，

當(dāng)卡溫度在工作過程中從-25℃到125℃變化時，△Top的范圍為2600ps。

需要注意的是，圖Output Timing of Fixed Data Window兩組參數(shù)是同一輸出電路在不同條件下的輸出時序。需要兩個輸出時序圖，因為根據(jù)主機實現(xiàn)，假定有兩種類型的讀取數(shù)據(jù)采樣方法。這些輸出時序在測試電路測量點定義，由輸出計時定義的有效窗口包括由卡創(chuàng)建的CMD和DAT[3:0]之間的傾斜。

主機設(shè)計者應(yīng)該考慮到主機傳輸路徑會增加一些信號完整性引起的噪聲、總線成員之間的傾斜和時序誤差。主機輸入的期望Todw大于0.50UI。

應(yīng)用注意:主機需要考慮數(shù)據(jù)窗口的漂移。

調(diào)優(yōu)過程完成后的溫度漂移轉(zhuǎn)化為有限的輸出有效窗口漂移(△Top)。

主機設(shè)計人員應(yīng)該考慮到這種漂移，并正確設(shè)計以避免受到這種漂移的影響。

在睡眠后激活調(diào)諧程序是一種很好的做法。

主機可以采用不同的技術(shù)來克服溫度效應(yīng)(包括降低工作頻率)。

DDR50模式下總線時序規(guī)范

時鐘時序時鐘信號時序要求如下圖所示，具體參數(shù)如下圖所示。

主機需要定時。Tclk用來定義上升/下降的時間。

升降時間應(yīng)小于0.2* tclk。SDCLK輸入應(yīng)滿足所有可變條件下的時鐘時序，并在CMD和DAT[3:0]處于安靜狀態(tài)(不切換)時盡可能接近SD插口引腳到卡。

下圖中ViH代表最小值, ViL代表最大值.

總線DDR50時序