0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

晶圓制造良率限制因素簡(jiǎn)述(2)

FindRF ? 來源:FindRF ? 作者:FindRF ? 2024-10-09 09:39 ? 次閱讀

硅晶圓相對(duì)容易處理,并且良好的實(shí)踐和自動(dòng)設(shè)備已將晶圓斷裂降至低水平。然而,砷化鎵晶圓并不是那么堅(jiān)韌,斷裂是主要的晶圓良率限制因素。在砷化鎵制造線上,電路的售價(jià)很高,通常會(huì)處理部分晶圓。

除了最小化斷裂外,晶圓表面在整個(gè)加工過程中必須保持平坦。這在特別是使用將圖案投影到晶圓表面的圖案技術(shù)的生產(chǎn)線上是正確的。如果表面翹曲或波紋狀,投影的圖像將變得扭曲并改變所需的圖像尺寸。這類似于在扭曲的屏幕上投影幻燈片。翹曲是由在爐管中快速加熱和/或冷卻晶圓引起的。

3、工藝變化

當(dāng)晶圓通過制造過程時(shí),它接受了許多摻雜、層疊和圖案化工藝,每一個(gè)都必須滿足難以置信的嚴(yán)格的物理和清潔要求。但即使是最復(fù)雜的工藝也會(huì)從晶圓到晶圓、批次到批次、日復(fù)一日地變化。當(dāng)一個(gè)工藝超出其工藝限制(超出規(guī)格)時(shí),它會(huì)導(dǎo)致晶圓上或晶圓上的芯片出現(xiàn)一些不允許的結(jié)果。

工藝工程和工藝控制程序的目標(biāo)不僅是保持每個(gè)工藝在其控制規(guī)格內(nèi)運(yùn)行,而且還要維持工藝參數(shù)的恒定分布,如時(shí)間、溫度、壓力等。這些工藝參數(shù)是使用后面章節(jié)中解釋的統(tǒng)計(jì)過程控制技術(shù)進(jìn)行監(jiān)控的。

在整個(gè)過程中,有許多檢查和測(cè)試旨在檢測(cè)不需要的變化,以及對(duì)設(shè)備參數(shù)進(jìn)行頻繁校準(zhǔn)以滿足工藝規(guī)格。其中一些測(cè)試由生產(chǎn)人員執(zhí)行,有些由質(zhì)量控制組織執(zhí)行。然而,即使是維護(hù)和監(jiān)控得最好的工藝也會(huì)表現(xiàn)出一些變化。工藝工程和電路設(shè)計(jì)的挑戰(zhàn)之一是適應(yīng)這些變化,并且仍然擁有一個(gè)功能設(shè)備。

4、工藝缺陷

工藝缺陷被定義為晶圓表面上的污染或不規(guī)則性的孤立區(qū)域(或斑點(diǎn))。這些缺陷通常被稱為斑點(diǎn)缺陷或點(diǎn)缺陷。它們隨機(jī)出現(xiàn)在晶圓表面上。有些不是致命的,有些會(huì)使電路無法操作。后者被稱為致命缺陷(見下圖)。不幸的是,較小的缺陷有時(shí)在制造過程中無法檢測(cè)到。它們?cè)诰A分選中顯現(xiàn)為被拒絕的芯片。

wKgZomcF3wOAXb-tAADLZl1NTcU345.png

這些缺陷的主要來源是制造區(qū)域使用的液體、氣體、室內(nèi)空氣、人員、工藝機(jī)器和水。顆粒和其他小污染物會(huì)附著在晶圓表面。許多這些缺陷發(fā)生在圖案化過程中?;叵胍幌?,圖案化過程需要使用一層薄而脆弱的光刻膠來在刻蝕步驟中保護(hù)晶圓表面。來自顆粒的任何孔洞或撕裂將在晶圓表面層中以微小的刻蝕孔結(jié)束。這些孔被稱為針孔,是光刻工程師主要關(guān)注的問題。因此,晶圓經(jīng)常進(jìn)行污染檢查,通常在每個(gè)主要步驟之后。超過既定允許密度的晶圓將被拒絕。半導(dǎo)體行業(yè)協(xié)會(huì)(SIA)的國際半導(dǎo)體技術(shù)路線圖(ITRS)要求300毫米晶圓表面的缺陷密度最大為每平方厘米0.68個(gè)。

5、掩模缺陷

光掩?;蚬鈻攀菆D案化過程中轉(zhuǎn)移到晶圓表面的圖案的來源。掩?;蚬鈻派系娜毕葑罱K會(huì)成為晶圓上的缺陷或圖案畸變。有三種常見的掩?;蚬鈻乓鸬娜毕?。首先是污染,例如掩?;蚬鈻诺耐该鞑糠稚系奈酃富蛭埸c(diǎn)。在光刻中,它們可以阻擋光線并將像圖案的不透明部分一樣印在晶圓上。第二是光柵石英板中的裂紋。它們也可以阻擋圖案化光線和/或散射光線,導(dǎo)致不需要的圖像和/或扭曲的圖像。第三是掩?;蚬鈻胖圃爝^程中出現(xiàn)的圖案畸變。這些包括針孔或鉻點(diǎn)、圖案擴(kuò)展或缺失部分、圖案斷裂或相鄰圖案之間的橋接(見下圖)。對(duì)于具有更小特征尺寸、更高密度和更大裸片尺寸的設(shè)備或電路,控制掩模產(chǎn)生的缺陷更為關(guān)鍵。

wKgaomcF3v-AWIRUAAR6Du7Wj0A157.jpg

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    452

    文章

    50179

    瀏覽量

    420666
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    26830

    瀏覽量

    214044
  • 晶圓
    +關(guān)注

    關(guān)注

    52

    文章

    4811

    瀏覽量

    127655
  • 工藝缺陷
    +關(guān)注

    關(guān)注

    0

    文章

    4

    瀏覽量

    6022

原文標(biāo)題:半導(dǎo)體工藝之生產(chǎn)力和工藝良率(三)

文章出處:【微信號(hào):FindRF,微信公眾號(hào):FindRF】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    制造資料分享

    制造的基礎(chǔ)知識(shí),適合入門。
    發(fā)表于 06-11 19:26

    制造工藝的流程是什么樣的?

    高達(dá)99%以上的晶體硅。晶體硅的純度要求非常高,這也是造出昂貴的原因。大家知道鉆石是個(gè)什么玩意兒?jiǎn)??鉆石就是碳元素經(jīng)過脫氧以及其他因素形成的元素排列獨(dú)特且純度高達(dá)99.64%以上的晶體。大家想想,
    發(fā)表于 09-17 09:05

    針測(cè)制程介紹

    不良品,則點(diǎn)上一點(diǎn)紅墨水,作為識(shí)別之用。除此之外,另一個(gè)目的是測(cè)試產(chǎn)品的,依的高低來判斷
    發(fā)表于 05-11 14:35

    封裝有哪些優(yōu)缺點(diǎn)?

    效率高,它以片形式的批量生產(chǎn)工藝進(jìn)行制造,一次完成整個(gè)芯片的封裝大大提高了封裝效率。  2)具有倒裝芯片封裝的優(yōu)點(diǎn),即輕,薄,短,小。
    發(fā)表于 02-23 16:35

    什么?如何制造單晶的?

    納米到底有多細(xì)微?什么?如何制造單晶的?
    發(fā)表于 06-08 07:06

    影響LED藍(lán)寶石制造的質(zhì)量和成本因素

    影響LED藍(lán)寶石制造的質(zhì)量和成本因素
    發(fā)表于 02-08 01:00 ?17次下載

    臺(tái)積電發(fā)表聲明出問題是供應(yīng)商供應(yīng)的光阻原料不符規(guī)格造成

    代工廠臺(tái)積電今天針對(duì) 14B 廠發(fā)生
    的頭像 發(fā)表于 01-30 15:44 ?3497次閱讀

    簡(jiǎn)述制造工藝流程和原理

    制造在半導(dǎo)體領(lǐng)域,科技含量相當(dāng)?shù)母?,技術(shù)工藝要求非常高。而我們國半導(dǎo)體事業(yè)起步較晚,在制造
    的頭像 發(fā)表于 08-12 14:13 ?4.5w次閱讀

    如何把控芯片的?

    今天查閱了一下的控制,的成本和能否量產(chǎn)最終還是要看
    的頭像 發(fā)表于 03-05 15:59 ?7097次閱讀

    切割如何控制良品率?

    的最終主要由各工序的乘積構(gòu)成。從
    的頭像 發(fā)表于 12-15 10:37 ?1207次閱讀

    先進(jìn)的清洗技術(shù)如何助力先進(jìn)節(jié)點(diǎn)實(shí)現(xiàn)最佳

    半導(dǎo)體制造商如今擁有的新設(shè)備可達(dá)到最佳,這種新設(shè)備的兆聲波系統(tǒng)應(yīng)用了空間交變相位移(SAPS)和時(shí)序能激氣穴震蕩(TEBO)技術(shù)。
    的頭像 發(fā)表于 08-25 16:49 ?828次閱讀

    制造和封裝之影響的主要工藝和材料因素(一)

    制造和封裝是一個(gè)極其漫長(zhǎng)和復(fù)雜的過程,涉及數(shù)百個(gè)要求嚴(yán)格的步驟。這些步驟從未每次都完美執(zhí)行,污染和材料變化結(jié)合在一起會(huì)導(dǎo)致在生產(chǎn)過程
    的頭像 發(fā)表于 05-20 10:55 ?1194次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b>和封裝之影響<b class='flag-5'>良</b><b class='flag-5'>率</b>的主要工藝和材料<b class='flag-5'>因素</b>(一)

    淺談?dòng)绊?b class='flag-5'>晶分選因素(1)

    制造后,被送到分選測(cè)試儀。在測(cè)試期間,每個(gè)芯片都會(huì)進(jìn)行電氣測(cè)試,以檢查設(shè)備規(guī)范和功能。每個(gè)電路可能執(zhí)行數(shù)百個(gè)單獨(dú)的電氣測(cè)試。雖然這些
    的頭像 發(fā)表于 10-09 09:43 ?286次閱讀
    淺談?dòng)绊?b class='flag-5'>晶</b><b class='flag-5'>圓</b>分選<b class='flag-5'>良</b><b class='flag-5'>率</b>的<b class='flag-5'>因素</b>(1)

    淺談?dòng)绊?b class='flag-5'>晶分選因素2

    制造率部分討論的工藝變化會(huì)影響分選
    的頭像 發(fā)表于 10-09 09:45 ?325次閱讀
    淺談?dòng)绊?b class='flag-5'>晶</b><b class='flag-5'>圓</b>分選<b class='flag-5'>良</b><b class='flag-5'>率</b>的<b class='flag-5'>因素</b>(<b class='flag-5'>2</b>)

    制造限制因素簡(jiǎn)述(1)

    。累積等于這個(gè)單獨(dú)電路的簡(jiǎn)單累積fab計(jì)算。請(qǐng)注意,即使有非常高的單個(gè)站點(diǎn),隨著
    的頭像 發(fā)表于 10-09 09:50 ?350次閱讀
    <b class='flag-5'>晶</b><b class='flag-5'>圓</b><b class='flag-5'>制造</b><b class='flag-5'>良</b><b class='flag-5'>率</b><b class='flag-5'>限制</b><b class='flag-5'>因素</b><b class='flag-5'>簡(jiǎn)述</b>(1)