0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

如何利用Verilog-A開(kāi)發(fā)器件模型

中科院半導(dǎo)體所 ? 來(lái)源:SPICE 模型 ? 2024-10-18 14:16 ? 次閱讀

文章來(lái)源:SPICE 模型

原文作者:若明

Verilog-A對(duì)緊湊型模型的支持逐步完善,在模型的實(shí)現(xiàn)上扮演越來(lái)越重要的角色,已經(jīng)成為緊湊模型開(kāi)發(fā)的新標(biāo)準(zhǔn)。而且Verilog-A能夠在抽象級(jí)別和應(yīng)用領(lǐng)域中擴(kuò)展SPICE建模和仿真功能,因此學(xué)會(huì)如何用Verilog-A來(lái)開(kāi)發(fā)器件模型在建模領(lǐng)域?qū)⒂葹橹匾=裉炀蛠?lái)以簡(jiǎn)單的例子來(lái)介紹如何開(kāi)發(fā)一個(gè)Verilog-A Model。

SPICE電路元件模型通常稱為緊湊型模型。它們應(yīng)該足夠簡(jiǎn)單,以提供有效的電路仿真,并足夠精確,使仿真結(jié)果對(duì)電路設(shè)計(jì)者有用。隨著在LRM 2.2中引入語(yǔ)言擴(kuò)展以支持緊湊的器件建模,Verilog-A已成為電子行業(yè)中用于開(kāi)發(fā)有源和無(wú)源半導(dǎo)體器件緊湊模型的標(biāo)準(zhǔn)語(yǔ)言。

假設(shè):

您是一個(gè)器件工程師/研究者

您需要的是一個(gè)Compact Spice Model(而不是TCAD Model)

您對(duì)一個(gè)器件的物理特性比較了解

您已經(jīng)有一組方程來(lái)描述器件端口的電壓電流特性

您需要理解的是:

什么是Compact Model

電路仿真器如何使用一個(gè)Compact Model

如何將器件的電路方程編寫為Verilog-A Model

需要了解一些常見(jiàn)的錯(cuò)誤和Debug的能力

需要知道如何測(cè)試您的Model

一個(gè)簡(jiǎn)單的例子

wKgZomcR_YyAXfcrAAFul0FJS_E432.png

wKgaoWcR_Z-Ab6H9AABCAoD2uo4853.png

wKgZomcR_aOAVo7pAAJxbucGWx4102.png

Amplifier Model的例子

對(duì)一個(gè)放大器建模是一個(gè)比較基礎(chǔ)的例子,但是要增加額外的效應(yīng),則是具有挑戰(zhàn)性的。如果簡(jiǎn)單的來(lái)考慮放大器,可以簡(jiǎn)單的認(rèn)為輸出為增益乘以輸入。我們從電路設(shè)計(jì)的角度,自下而上地來(lái)看一個(gè)放大器的模型:Spice晶體管級(jí)模型,功能級(jí)模型,結(jié)構(gòu)級(jí)模型,行為級(jí)模型。

Spice晶體管級(jí)模型

在晶體管級(jí)模型,首先要非常清楚最底層的放大器的電路是如何設(shè)計(jì)的,并且要有每一個(gè)最底層的元器件的Spice Model。要按照電路使用Spice語(yǔ)法描述電路,搭建Subckt Model。Spice Model多用于IC設(shè)計(jì)領(lǐng)域。

wKgaoWcR_a2AP-TyAALHpsY4tDo538.png

功能級(jí)模型

在功能級(jí)模型,首先要對(duì)電路功能進(jìn)行分析。以放大器為例,我們最關(guān)心的功能是其放大增益,經(jīng)過(guò)推導(dǎo),推導(dǎo)出增益,然后以Verilog-A來(lái)實(shí)現(xiàn)。

wKgaoWcR_a-AHGzCAAISCBoMTiQ328.png

在這里gain作為放大器的參數(shù),可以改變。如下圖所示,與Spice Model比較,只反映出放大特性,沒(méi)有考慮頻率的響應(yīng)。

wKgaoWcR_bSAUaimAAIitHCI-cs086.png

結(jié)構(gòu)級(jí)模型

如果在簡(jiǎn)單的增益模型的基礎(chǔ)上考慮頻率的響應(yīng),我們可以通過(guò)結(jié)構(gòu)級(jí)模型實(shí)現(xiàn)。首先,要考慮放大器對(duì)頻率的特性,通過(guò)推導(dǎo),發(fā)現(xiàn)其頻率相應(yīng)可以通過(guò)RC網(wǎng)絡(luò)來(lái)實(shí)現(xiàn)。

wKgZoWcR_bqAQl2LAAKC6D1mSS4075.png

在這里增加RC網(wǎng)絡(luò)的參數(shù),來(lái)表征放大器對(duì)頻率的響應(yīng)。如下圖所示,通過(guò)調(diào)諧RC網(wǎng)絡(luò)參數(shù),可以達(dá)到和Spice Model接近的效果。

wKgZoWcR_b2ATMZhAALlgtdEtB4862.png

行為級(jí)模型

Verilog-A語(yǔ)言包括實(shí)現(xiàn)集總線性連續(xù)時(shí)間濾波器的內(nèi)置拉普拉斯變換函數(shù)。該變換用于模擬放大器的頻率效應(yīng),將其行為視為一個(gè)簡(jiǎn)單的帶通濾波器。此類模型我們可以認(rèn)為是行為級(jí)模型,通常在更頂層的系統(tǒng)級(jí)電路中使用。如下圖所示,與Spice Model比,也能夠達(dá)到接近的效果。

wKgaoWcR_cOACojxAAKCayD5wtk506.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 半導(dǎo)體
    +關(guān)注

    關(guān)注

    334

    文章

    26830

    瀏覽量

    214024
  • 仿真
    +關(guān)注

    關(guān)注

    50

    文章

    4020

    瀏覽量

    133325
  • SPICE
    +關(guān)注

    關(guān)注

    5

    文章

    180

    瀏覽量

    42471
  • 模型
    +關(guān)注

    關(guān)注

    1

    文章

    3108

    瀏覽量

    48646
  • 電路元件
    +關(guān)注

    關(guān)注

    0

    文章

    113

    瀏覽量

    11008

原文標(biāo)題:如何利用Verilog-A 開(kāi)發(fā)器件模型?

文章出處:【微信號(hào):bdtdsj,微信公眾號(hào):中科院半導(dǎo)體所】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦

    ADS VerilogA的權(quán)宜之計(jì)—直接解決ADS向量端口問(wèn)題

    在ADS中建立一個(gè)Verilog-A模塊,方法如下
    的頭像 發(fā)表于 11-09 10:54 ?1641次閱讀
    ADS VerilogA的權(quán)宜之計(jì)—直接解決ADS向量端口問(wèn)題

    DxDesigner建模

    DxDesigner繪制原理圖時(shí)能賦予器件verilog-a模型嗎??這個(gè)模型是通過(guò)其他軟件編輯的還是DxDesigner自身就可以編輯??小弟做模擬信號(hào)仿真,需要能夠描述
    發(fā)表于 01-08 13:26

    業(yè)界領(lǐng)先的半導(dǎo)體器件SPICE建模平臺(tái)介紹

    , Reliability, etc  支持用戶自定義模型Verilog-A  Hspice/Spectre/Eldo兼容模型  支持任意器件或電路級(jí)建?! ≈С?/div>
    發(fā)表于 07-01 09:36

    Verilog-A的模擬電路行為模型及仿真

    分析了模擬硬件描述語(yǔ)言 Verilog-A 的特點(diǎn)及模型結(jié)構(gòu),根據(jù)仿真速度和仿真精度的折衷考慮,設(shè)計(jì)實(shí)現(xiàn)了模擬開(kāi)關(guān)、帶隙基準(zhǔn)電壓源及運(yùn)放的Verilog-A 行為模型。根據(jù)數(shù)模轉(zhuǎn)換器
    發(fā)表于 11-21 15:37 ?31次下載

    Verilog-A Reference Manual

    Verilog-A
    發(fā)表于 08-22 12:54 ?24次下載

    利用LINGO開(kāi)發(fā)高級(jí)模型選講

    利用LINGO開(kāi)發(fā)高級(jí)模型選講
    發(fā)表于 11-13 16:17 ?0次下載

    Verilog-A 將設(shè)計(jì)精度推向一個(gè)新的水平

    Verilog-A 將設(shè)計(jì)精度推向一個(gè)新的水平
    發(fā)表于 01-14 15:20 ?15次下載

    Verilog-A 將設(shè)計(jì)精度推向一個(gè)新的水平

    Verilog-A 將設(shè)計(jì)精度推向一個(gè)新的水平
    發(fā)表于 01-14 15:20 ?13次下載

    基于Verilog_A與Matlab的行為描述模型的CDR設(shè)計(jì)

    基于Verilog_A與Matlab的行為描述模型的CDR設(shè)計(jì)_徐衛(wèi)林
    發(fā)表于 01-07 19:00 ?4次下載

    Verilog HDL虛擬器件和虛擬接口模型

    Verilog HDL虛擬器件和虛擬接口模型
    發(fā)表于 02-07 18:25 ?4次下載

    Cadence中Verilog語(yǔ)言參考使用教程免費(fèi)下載

    Verilog-A語(yǔ)言是一種高級(jí)語(yǔ)言,它使用模塊來(lái)描述模擬系統(tǒng)及其組件的結(jié)構(gòu)和行為。使用Verilog-A的模擬語(yǔ)句,您可以描述各種保守系統(tǒng)和信號(hào)流系統(tǒng),如電氣、機(jī)械、流體動(dòng)力學(xué)和熱力學(xué)系統(tǒng)。要描述
    發(fā)表于 06-10 08:00 ?5次下載
    Cadence中<b class='flag-5'>Verilog</b>語(yǔ)言參考使用教程免費(fèi)下載

    ST公司的M25Pxx SPI flash memory的verilog仿真模型

    ST公司的M25Pxx SPI flash memory的verilog仿真模型(嵌入式開(kāi)發(fā)工程師和java)-ST公司的M25Pxx SPI flash memory的verilog
    發(fā)表于 07-30 16:53 ?70次下載
    ST公司的M25Pxx SPI flash memory的<b class='flag-5'>verilog</b>仿真<b class='flag-5'>模型</b>

    DataFlash Verilog 模型用戶手冊(cè)

    DataFlash Verilog 模型用戶手冊(cè)
    發(fā)表于 03-13 19:23 ?0次下載
    DataFlash <b class='flag-5'>Verilog</b> <b class='flag-5'>模型</b>用戶手冊(cè)

    DataFlash Verilog 模型用戶手冊(cè)

    DataFlash Verilog 模型用戶手冊(cè)
    發(fā)表于 07-04 20:41 ?0次下載
    DataFlash <b class='flag-5'>Verilog</b> <b class='flag-5'>模型</b>用戶手冊(cè)

    能否利用器件的IBIS模型對(duì)器件的邏輯功能進(jìn)行仿真?

    能否利用器件的IBIS模型對(duì)器件的邏輯功能進(jìn)行仿真?如果不能,那么如何進(jìn)行電路的板級(jí)和系統(tǒng)級(jí)仿真? 可以利用器件的IBIS模型對(duì)
    的頭像 發(fā)表于 11-24 14:50 ?525次閱讀