引言:本文介紹下Xilinx ZYNQ 7000系列SoC的功能特性、資源特性、封裝兼容性以及如何訂購(gòu)器件。
1. 概述
Zynq-7000系列基于Xilinx全可編程(AP)SoC架構(gòu)。這些產(chǎn)品在單個(gè)設(shè)備中集成了功能豐富的雙核或單核ARMCortex-A9處理系統(tǒng)(PS)和28nm Xilinx可編程邏輯(PL)。ARM Cortex-A9 CPU是PS的核心,還包括片上存儲(chǔ)器、外部存儲(chǔ)器接口和一組豐富的外圍連接接口。典型的Zynq-7000 AP SoC 芯片上用戶可見(jiàn)的接口和信號(hào)如圖1所示。
圖 1: Zynq-7000 AP SoC 的接口、信號(hào)和引腳
2. 資源概述
表1顯示了Zynq-7000系列SoC主要資源特性。
表1:Zynq-7000系列SoC主要資源特性
表2:器件組合封裝:最大I/O、GTP和GTX收發(fā)器
注意:
1.列出的所有封裝均為無(wú)鉛包裝(SBG485,豁免15)。有些封裝提供Pb選項(xiàng)。
2.CLG485封裝中的Z-7012S和Z-7015器件以及SBG485封裝的Z-7030器件是引腳對(duì)引腳兼容的。
3.PS I/O計(jì)數(shù)不包括專用DDR校準(zhǔn)引腳。
4.HR=高范圍I/O,支持1.2V到3.3V的I/O電壓。
5.HP=高性能I/O,支持1.2V到1.8V的I/O電壓。
表3:器件組合封裝:最大I/O、GTP和GTX收發(fā)器(續(xù))
表2中綠色虛線表明同一邏輯資源的器件,可以具有不同IO數(shù)量,紅色虛線表明同一封裝可以選擇不同的邏輯資源,這樣極大的增強(qiáng)了器件選擇的靈活性。
通常滿足初始設(shè)計(jì)要求的情況下,器件選型盡量選擇封裝兼容多的器件,硬件設(shè)計(jì)盡量兼容不同資源,可使后續(xù)產(chǎn)品增加功能可以直接原位替代資源少的器件即可。
3. Zynq-7000系列器件家族描述
Zynq-7000系列提供了FPGA的靈活性和可擴(kuò)展性,同時(shí)提供了通常與ASIC和ASSP相關(guān)的性能、功耗和易用性。Zynq-7000系列中的一系列器件使設(shè)計(jì)師能夠使用行業(yè)標(biāo)準(zhǔn)工具從單個(gè)平臺(tái)瞄準(zhǔn)成本敏感和高性能的應(yīng)用程序。
雖然Zynq-7000系列中的每個(gè)設(shè)備都包含相同的PS,但設(shè)備之間的PL和I/O資源各不相同。因此,Zynq-7000和Zynq-7000SOC能夠服務(wù)于廣泛的應(yīng)用如圖2所示,如汽車駕駛員輔助、駕駛員信息、工業(yè)電機(jī)控制、工業(yè)網(wǎng)絡(luò)和機(jī)器視覺(jué)、IP和智能攝像頭、LTE無(wú)線電和基帶、醫(yī)學(xué)診斷和成像等。
圖 2: Zynq-7000系列器件典型應(yīng)用領(lǐng)域
Zynq-7000體系結(jié)構(gòu)允許在PL中實(shí)現(xiàn)自定義邏輯,在PS中實(shí)現(xiàn)自定義軟件。它允許實(shí)現(xiàn)獨(dú)特和差異化的系統(tǒng)功能。PS與PL的集成允許兩個(gè)芯片解決方案(例如,帶FPGA的ASSP)由于其有限的I/O帶寬、延遲和功率預(yù)算而無(wú)法匹配的性能水平。圖3展示了Zynq-7000 SoC總架構(gòu)。
圖3:Zynq-7000 SoC總架構(gòu)
圖4展示了Zynq-7000 SoC內(nèi)部詳細(xì)體系結(jié)構(gòu)。
圖4:Zynq-7000 SoC內(nèi)部詳細(xì)體系結(jié)構(gòu)
賽靈思為Zynq-7000家族提供了大量的軟IP。獨(dú)立和Linux設(shè)備驅(qū)動(dòng)程序可用于PS和PL中的外圍設(shè)備。VivadoDesign Suite開(kāi)發(fā)環(huán)境使軟件、硬件和系統(tǒng)工程師能夠快速開(kāi)發(fā)產(chǎn)品。采用基于ARM的PS還帶來(lái)了廣泛的第三方工具和IP提供商,并與Xilinx現(xiàn)有的PL生態(tài)系統(tǒng)相結(jié)合,如圖5所示。
圖 5:Zynq 生態(tài)系統(tǒng)
應(yīng)用程序處理器的包含實(shí)現(xiàn)了對(duì)高級(jí)操作系統(tǒng)的支持,例如Linux。與Cortex-A9處理器一起使用的其他標(biāo)準(zhǔn)操作系統(tǒng)也可用于Zynq-7000系列。
PS和PL位于獨(dú)立的電源域上,使這些設(shè)備的用戶能夠在需要時(shí)關(guān)閉PL進(jìn)行電源管理。PS中的處理器總是首先啟動(dòng),從而允許PL配置采用以軟件為中心的方法。PL配置由CPU上運(yùn)行的軟件管理,因此它的引導(dǎo)類似于ASSP。
3.1 處理系統(tǒng)(PS)
如圖4所示,PS包括四個(gè)主要塊:
(1)應(yīng)用處理器單元(APU)
圖 6: 應(yīng)用處理器單元的框圖 (簡(jiǎn)化版)
(2)存儲(chǔ)器接口
圖3:PL接口到PS內(nèi)存子系統(tǒng)框圖
(3)互連
圖 8:連接 PS 和 PL 的 AXI 互聯(lián)和接口的構(gòu)架
(4)I/O外圍設(shè)備(IOP)
圖9:MIO模塊框圖
圖9中,EMIO與PL邏輯資源直接互聯(lián),并不直接連接外部IO管腳,通過(guò)EMIO可實(shí)現(xiàn)PS到PL IO擴(kuò)展功能,EMIO接口擴(kuò)展的IO需要進(jìn)行物理管腳約束,而MIO不需要用戶約束。
3.2 邏輯資源(PL)
PL的主要功能包括:CLB邏輯塊、36Kb塊RAM、DSP切片、可編程I/O塊、低功率串行收發(fā)器(某些器件不包含)、PCI Express硬核、12位模數(shù)轉(zhuǎn)換器(XADC)和PL配置模塊,如圖10所示。
圖10:PL內(nèi)部邏輯架構(gòu)
3.3 系統(tǒng)級(jí)功能
系統(tǒng)級(jí)功能能橫跨PS和PL,包括:重置管理、時(shí)鐘管理、設(shè)備配置、硬件和軟件調(diào)試支持、電源管理、重置管理。
3.4 內(nèi)存映射
Zynq-7000系列中的設(shè)備支持4GB地址空間,如表4所示。
表4:內(nèi)存映射
4. 訂購(gòu)信息
表5顯示了不同設(shè)備中可用的速度和溫度等級(jí)。某些設(shè)備可能不適用于所有速度和溫度等級(jí)。
表5:速度等級(jí)和溫度范圍
如圖11所示,訂購(gòu)信息適用于包括無(wú)鉛在內(nèi)的所有封裝。
圖11:訂購(gòu)信息示例
1) 僅Z-7007S、Z-7012S和Z-7014S器件包含S;
2) -L1是低功率、-1L速度等級(jí)的訂購(gòu)代碼;
3) -L2是低功率、-2L速度等級(jí)的訂購(gòu)代碼;
4) CL為封裝類型;
5) G:是否含鉛選擇;
6)484:封裝管腳數(shù);
7) C:溫度等級(jí):C:商業(yè)級(jí),0~+85℃,I:工業(yè)級(jí),-40℃~+85℃,
E:擴(kuò)展等級(jí),0℃~100℃。
-
芯片
+關(guān)注
關(guān)注
452文章
50179瀏覽量
420668 -
存儲(chǔ)器
+關(guān)注
關(guān)注
38文章
7425瀏覽量
163505 -
soc
+關(guān)注
關(guān)注
38文章
4087瀏覽量
217742 -
Xilinx
+關(guān)注
關(guān)注
71文章
2155瀏覽量
120835 -
Zynq
+關(guān)注
關(guān)注
9文章
607瀏覽量
47100
原文標(biāo)題:ZYNQ 7000系列SoC器件手冊(cè):概述
文章出處:【微信號(hào):FPGA技術(shù)實(shí)戰(zhàn),微信公眾號(hào):FPGA技術(shù)實(shí)戰(zhàn)】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
評(píng)論