物聯(lián)網(wǎng)、AI其它電池供電電子產(chǎn)品的出現(xiàn)更推動(dòng)超低功率芯片的研發(fā)

功率是7納米制程以及需要延長(zhǎng)電池壽命取得競(jìng)爭(zhēng)優(yōu)勢(shì)節(jié)點(diǎn)在設(shè)計(jì)時(shí)所面臨的頭號(hào)挑戰(zhàn)。解決功率問題的最佳方法就是預(yù)測(cè)功耗、找出耗電的地方，并透過實(shí)際應(yīng)用的功率分布，增加功率雜訊和散熱應(yīng)用的覆蓋范圍。

根據(jù)Semiconductor Engineering報(bào)導(dǎo)，效能、功率和尺寸面積是傳統(tǒng)芯片設(shè)計(jì)的重點(diǎn)，摩爾定律讓尺寸微縮成為主要優(yōu)先，對(duì)于微處理器的能力和速度要求也不斷提升。

隨著智能型手機(jī)與其它行動(dòng)裝置的普及，功耗逐漸成為芯片和系統(tǒng)設(shè)計(jì)的主要方向，而無人機(jī)、物聯(lián)網(wǎng)(IoT)、機(jī)器人、穿戴裝置和其它電池供電電子產(chǎn)品的出現(xiàn)，更推動(dòng)超低功率芯片的研發(fā)。

盡管外界多次預(yù)測(cè)摩爾定律即將失效，但它仍在持續(xù)，只是做了些修正，例如芯片制造商轉(zhuǎn)向復(fù)合半導(dǎo)體與2D材料，而微影與3D晶體管結(jié)構(gòu)等問題也使新制程節(jié)點(diǎn)的引進(jìn)從1.5~2年延長(zhǎng)為3.5~4年。而增加這些芯片設(shè)計(jì)難度的罪魁禍?zhǔn)拙褪枪β室约吧?、雜訊等因功率造成的影響。先進(jìn)節(jié)點(diǎn)因絕緣層變得更薄、極細(xì)導(dǎo)線的電阻-電容延遲時(shí)間(RC delay)，對(duì)雜訊和變異數(shù)容忍度大幅降低，必須更嚴(yán)格控制功率才能將熱能影響最小化，避免芯片因過熱而降低其可靠度及壽命。

Moortec技術(shù)長(zhǎng)Oliver King表示，新節(jié)點(diǎn)雖可帶來顯著效益，但由于制程尚未成熟，因此更難在功率和效能之間取得妥協(xié)，實(shí)現(xiàn)功率或效能最佳化。對(duì)于需要使用10年以上的裝置來說，功率目標(biāo)更為嚴(yán)峻，單一電池須能支持整個(gè)生命周期。而新的拓樸結(jié)構(gòu)、先進(jìn)的偏壓法、創(chuàng)新的設(shè)計(jì)工具都是進(jìn)一步發(fā)展所必須的。正確的半導(dǎo)體技術(shù)是達(dá)成超低功耗的重要步驟，先進(jìn)的FD-SOI技術(shù)可大幅降低功耗，但對(duì)于中小型設(shè)計(jì)業(yè)者來說，從FinFET移轉(zhuǎn)至FD-SOI技術(shù)的成本及風(fēng)險(xiǎn)都很高。

電池供電產(chǎn)品不斷增添更多的特性和功能，又要求維持甚至超過前一代產(chǎn)品的電池續(xù)航力，因此驅(qū)動(dòng)對(duì)功率的需求，并成為機(jī)器學(xué)習(xí)等運(yùn)算密集應(yīng)用的主要考量。此外還有無線技術(shù)，如Wi-Fi和5G使用的超低功耗調(diào)制解調(diào)器，因此芯片設(shè)計(jì)重點(diǎn)雖然仍圍繞著功率、效能和尺寸大小，但彼此的平衡已出現(xiàn)轉(zhuǎn)變。

大型數(shù)據(jù)中心一向重視功耗問題，服務(wù)器機(jī)架和儲(chǔ)存設(shè)備需要用電，散熱裝置也會(huì)耗電，冷卻服務(wù)器和其它元件可提高能源效率。

數(shù)據(jù)量的增加降低了將所有數(shù)據(jù)移至云端的功率效率，也改變了用戶對(duì)如何提升處理數(shù)據(jù)效率的看法。

安謀(ARM)物理設(shè)計(jì)事業(yè)群主管Rainer Herberholz指出，超低功耗與物聯(lián)網(wǎng)邊緣系統(tǒng)相關(guān)，本地運(yùn)算希望降低傳感器汲取信息的功率，以控制云端通訊的間接成本，達(dá)到更高的自主權(quán)。降低功率的最佳方法就是減少電壓，但做起來并不容易。

Herberholz表示，主要問題在于時(shí)序變化的增加和以低電壓運(yùn)行靜態(tài)隨機(jī)存取存儲(chǔ)器。ARM生態(tài)系統(tǒng)在達(dá)成超低功耗目標(biāo)上扮演著重要角色，從晶圓廠提供超低功耗制程到電子設(shè)計(jì)自動(dòng)化(EDA)、推薦解決低電壓挑戰(zhàn)的設(shè)計(jì)實(shí)現(xiàn)方法、新核心和實(shí)體IP以及集成系統(tǒng)單芯片的新方式，無論是系統(tǒng)層級(jí)的設(shè)計(jì)或軟件設(shè)計(jì)，每個(gè)環(huán)節(jié)都有助降低功耗。

ANSYS緩存器傳輸級(jí)(RTL)產(chǎn)品管理主管Preeti Gupta表示，功率行為與芯片活動(dòng)高度相依，盡早將操作系統(tǒng)開機(jī)等實(shí)時(shí)應(yīng)用的功率及熱能分布視覺化，將可避免在設(shè)計(jì)后期才發(fā)現(xiàn)問題而導(dǎo)致的成本，RTL模擬對(duì)于早期功率雜訊和熱能分析十分有幫助。