0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

高速PCB設(shè)計(jì)中所帶來的干擾以及干擾處理屏蔽方法的經(jīng)驗(yàn)

OUMx_pcbworld ? 2018-02-01 18:03 ? 次閱讀

高速pcb設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來了某種防干擾的脆弱性,這是因?yàn)閭鬏?a target="_blank">信息的頻率越高,信號的敏感性增加,同時(shí)它們的能量越來越弱,此時(shí)的布線系統(tǒng)就越容易受干擾。干擾無處不在,電纜及設(shè)備會對其他元件產(chǎn)生干擾或被其他干擾源嚴(yán)重干擾,例如:計(jì)算機(jī)屏幕、移動電話、電動機(jī)、無線電轉(zhuǎn)播設(shè)備、數(shù)據(jù)傳輸及動力電纜等。此外,潛在的竊聽者、網(wǎng)絡(luò)犯罪及黑客不斷增加,因?yàn)樗麄儗TP電纜信息傳輸?shù)臄r截會造成巨大的損害及損失。

尤其在使用高速數(shù)據(jù)網(wǎng)絡(luò)時(shí),攔截大量信息所需要的時(shí)間顯著低于攔截低速數(shù)據(jù)傳輸所需要的時(shí)間。數(shù)據(jù)雙絞線中的絞合線對在低頻下可以靠自身的絞合來抵抗外來干擾及線對之間的串音,但在高頻情況下(尤其在頻率超過250MHz以上時(shí)),僅靠線對絞合已無法達(dá)到抗干擾的目的,只有屏蔽才能夠抵抗外界干擾。
電纜屏蔽層的作用就像一個(gè)法拉第護(hù)罩,干擾信號會進(jìn)入到屏蔽層里,但卻進(jìn)入不到導(dǎo)體中。因此,數(shù)據(jù)傳輸可以無故障運(yùn)行。由于屏蔽電纜比非屏蔽電纜具有較低的輻射散發(fā),因而防止了網(wǎng)絡(luò)傳輸被攔截。屏蔽網(wǎng)絡(luò)(屏蔽的電纜及元器件)能夠顯著減小進(jìn)入到周圍環(huán)境中而可能被攔截的電磁能輻射等級。不同干擾場的屏蔽選擇干擾場主要有電磁干擾及射頻干擾兩種。電磁干擾(EMI)主要是低頻干擾,馬達(dá)、熒光燈以及電源線是通常的電磁干擾源。
射頻干擾(RFI)是指無線頻率干擾,主要是高頻干擾。無線電、電視轉(zhuǎn)播、雷達(dá)及其他無線通訊是通常的射頻干擾源。對于抵抗電磁干擾,選擇編織屏蔽最為有效,因其具有較低的臨界電阻;對于射頻干擾,箔層屏蔽最有效,因編織屏蔽依賴于波長的變化,它所產(chǎn)生的縫隙使得高頻信號可自由進(jìn)出導(dǎo)體;而對于高低頻混合的干擾場,則要采用具有寬帶覆蓋功能的箔層加編織網(wǎng)的組合屏蔽方式。通常,網(wǎng)狀屏蔽覆蓋率越高,屏蔽效果就越好。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4295

    文章

    22776

    瀏覽量

    393238
  • 電磁干擾
    +關(guān)注

    關(guān)注

    36

    文章

    2229

    瀏覽量

    105135
  • 射頻干擾
    +關(guān)注

    關(guān)注

    3

    文章

    48

    瀏覽量

    23160

原文標(biāo)題:分享一點(diǎn)高速PCB設(shè)計(jì)中處理屏蔽方法的經(jīng)驗(yàn)

文章出處:【微信號:pcbworld,微信公眾號:PCBworld】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦

    電磁干擾PCB設(shè)計(jì)方法

    電磁干擾PCB設(shè)計(jì)方法 電磁干擾(Electromagnetic InteRFerence),簡稱EMI,有傳導(dǎo)干擾和輻射
    發(fā)表于 04-07 22:13 ?942次閱讀

    高速PCB設(shè)計(jì)抗EMI干擾的九大規(guī)則,你都知道嗎?

    信號走線屏蔽規(guī)則 在高速PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號線,走線需要進(jìn)行屏蔽處理,如果沒有
    發(fā)表于 04-13 08:20 ?1722次閱讀
    <b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>抗EMI<b class='flag-5'>干擾</b>的九大規(guī)則,你都知道嗎?

    PCB技術(shù)中的高速PCB設(shè)計(jì)中的屏蔽方法

    一站式PCBA智造廠家今天為大家講講高速PCB設(shè)計(jì)中的屏蔽方法有哪些?高速PCB設(shè)計(jì)中的
    的頭像 發(fā)表于 08-08 10:19 ?1129次閱讀
    <b class='flag-5'>PCB</b>技術(shù)中的<b class='flag-5'>高速</b><b class='flag-5'>PCB設(shè)計(jì)</b>中的<b class='flag-5'>屏蔽</b><b class='flag-5'>方法</b>

    高速PCB設(shè)計(jì)經(jīng)驗(yàn)與體會

    的設(shè)計(jì)要求,結(jié)合筆者設(shè)計(jì)經(jīng)驗(yàn),按照PCB設(shè)計(jì)流程,對PCB設(shè)計(jì)中需要重點(diǎn)關(guān)注的設(shè)計(jì)原則進(jìn)行了歸類。詳細(xì)闡述了PCB的疊層設(shè)計(jì)、元器件布局、接地、PC
    發(fā)表于 03-31 14:29

    經(jīng)驗(yàn)之舉---高速PCB設(shè)計(jì)中的屏蔽方法解說

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號的敏感性增加,同時(shí)它們的能量越來越弱,此時(shí)的布線系統(tǒng)就越容易受
    發(fā)表于 01-06 16:43

    高速PCB設(shè)計(jì)中的屏蔽方法

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號的敏感性增加,同時(shí)它們的能量越來越弱,此時(shí)的布線系統(tǒng)就越容易受
    發(fā)表于 09-14 11:03

    高速PCB設(shè)計(jì)中的屏蔽方法

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號的敏感性增加,同時(shí)它們的能量越來越弱,此時(shí)的布線系統(tǒng)就越容易受
    發(fā)表于 09-21 10:25

    解決高速PCB設(shè)計(jì)EMI(電磁干擾)的九大規(guī)則

    PCB設(shè)計(jì)中,時(shí)鐘等關(guān)鍵的高速信號線,走線需要進(jìn)行屏蔽處理,如果沒有屏蔽或只屏蔽了部分,都會造
    發(fā)表于 11-02 12:11

    高速PCB設(shè)計(jì)中的屏蔽方法

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號的敏感性增加,同時(shí)它們的能量越來越弱,此時(shí)的布線系統(tǒng)就越容易受
    發(fā)表于 11-28 17:00

    高速PCB設(shè)計(jì)中的屏蔽方法

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號的敏感性增加,同時(shí)它們的能量越來越弱,此時(shí)的布線系統(tǒng)就越容易受
    發(fā)表于 07-17 18:55

    高速PCB設(shè)計(jì)中的屏蔽方法

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號的敏感性增加,同時(shí)它們的能量越來越弱,此時(shí)的布線系統(tǒng)就
    發(fā)表于 10-30 11:54 ?648次閱讀

    PCB設(shè)計(jì)中地線干擾抑制方法詳解

    PCB設(shè)計(jì)中地線干擾抑制方法詳解,感興趣的小伙伴們可以看看。
    發(fā)表于 07-26 16:29 ?0次下載

    如何防止高速PCB設(shè)計(jì)布線系統(tǒng)受干擾

    高速PCB設(shè)計(jì)布線系統(tǒng)的傳輸速率在穩(wěn)步加快的同時(shí)也帶來了某種防干擾的脆弱性,這是因?yàn)閭鬏斝畔⒌念l率越高,信號的敏感性增加,同時(shí)它們的能量越來越弱,此時(shí)的布線系統(tǒng)就越容易受
    的頭像 發(fā)表于 01-24 15:44 ?3501次閱讀

    PCB設(shè)計(jì)屏蔽干擾方法有哪些

    尤其在使用高速數(shù)據(jù)網(wǎng)絡(luò)時(shí),攔截大量信息所需要的時(shí)間顯著低于攔截低速數(shù)據(jù)傳輸所需要的時(shí)間。數(shù)據(jù)雙絞線中的絞合線對在低頻下可以靠自身的絞合來抵抗外來干擾及線對之間的串音,但在高頻情況下(尤其在頻率超過250MHz以上時(shí)),僅靠線對絞合已無法達(dá)到抗
    發(fā)表于 04-18 14:55 ?3627次閱讀

    PCB設(shè)計(jì)有哪些干擾因素以及如何抗干擾

    在電子系統(tǒng)PCB設(shè)計(jì)中,為了少走彎路和節(jié)省時(shí)間,應(yīng)充分考慮并滿足抗干擾性的要求,避免在PCB設(shè)計(jì)完成后再去進(jìn)行抗干擾的補(bǔ)救措施。
    的頭像 發(fā)表于 12-25 17:37 ?3569次閱讀