邏輯門電路的類別和性能參數(shù)

邏輯門電路的類別

除了分立元件邏輯門(二極管和晶體管)，對(duì)于集成電路邏輯門大致可以分為兩類：

絕緣柵場(chǎng)效應(yīng)管CMOS集成邏輯門、雙極型晶體管TTL集成邏輯門

CMOS與TTL比較：

①TTL是雙極型電流控制器件，CMOS為單極性電壓控制器件

②供電電壓不一樣，TTL常用5V供電，CMOS：5V、3.3V、2.4V、1.8V

③TTL抗干擾能力弱，噪聲容限小，主要是因?yàn)镃MOS邏輯電平范圍寬，高電平閾值區(qū)間與低電平區(qū)間的距離大，抗干擾能力強(qiáng);但CMOS器件輸入阻抗大，容易捕捉干擾，噪聲大。但CMOS輸出阻抗低，在KΩ范圍內(nèi);CMOS器件不用的輸入引腳必須接地或者固定電平，(即注意靜電防護(hù))而TTL器件引腳懸空默認(rèn)高電平。

④TTL功耗大，CMOS功耗低，靜態(tài)功耗幾乎沒有，電平切換才有大電流。

⑤TTL器件工作速度快，傳輸延時(shí)5~10ns;cmos傳輸延時(shí)25~50ns。

集成邏輯門的性能參數(shù)

1、噪聲容限：在工作過程中，輸入端允許加入的干擾噪聲大小

低電平噪聲容限：正脈沖有影響

高電平噪聲容限：負(fù)脈沖有影響

噪聲容限越大，抗干擾能力越強(qiáng)

2、輸入端負(fù)載特性

在電路的實(shí)際使用過程中，通常會(huì)在輸入端和地之間加一個(gè)輸入電阻，輸入負(fù)載特性就是輸入電壓與輸入電阻之間的關(guān)系

【注】CMOS輸入端沒有電流，輸入電阻大小無所謂，無論多大電阻都不會(huì)改變輸入本來的狀態(tài)

3、平均傳輸延遲時(shí)間

由于晶體管的導(dǎo)通和截至都需要一定的時(shí)間，因此當(dāng)集成邏輯門電路的輸入信號(hào)發(fā)生變化時(shí)，輸出信號(hào)的變化并不是立刻的，中間存在一定的延遲時(shí)間

平均傳輸延遲時(shí)間用tpd表示，是衡量門電路工作速度的重要指標(biāo)，tpd越小，邏輯門電路的工作速度就越快

4、集成邏輯門器件的功耗

集成邏輯門器件的功耗是指在正常工作所消耗的功率，用PD表示

CMOS集成邏輯門的功耗相較于TTL邏輯門的功耗要低

扇入(fan-in)和扇出(fan-out)系數(shù)

扇入系數(shù)Ni :一個(gè)邏輯門電路所能允許的輸入端數(shù)目的個(gè)數(shù)

扇入系數(shù)No:一個(gè)邏輯門電路所能驅(qū)動(dòng)同類門電路的最大個(gè)數(shù)，扇出系數(shù)越大，表示門電路帶負(fù)載能力越強(qiáng)

扇入與扇出系數(shù)反映了門電路的輸入端數(shù)目和輸出驅(qū)動(dòng)能力的指標(biāo)。

扇入越大越好，扇出越大越壞。在設(shè)計(jì)中，盡量減小扇出。對(duì)于一定扇出數(shù)的電路，電路的工作頻率隨之確定，一般工作頻率越高，扇出數(shù)越小。

扇出系數(shù)(Fan-out)

扇出系數(shù)表達(dá)的是驅(qū)動(dòng)能力，即帶電路負(fù)載的能力，同時(shí)也指的是對(duì)于一個(gè)門電路來講，它能帶自己同樣類型的門有多少個(gè)。

當(dāng)輸出達(dá)到IOH時(shí)是能帶載的最大能力，由此計(jì)算扇出系數(shù)

當(dāng)輸出電流大于IOH，輸出的高電平得不到保證

輸出0時(shí)，帶的負(fù)載門電流是往里流【灌電流】會(huì)抬高輸出電壓

輸出1時(shí)，帶的負(fù)載門電流是往外流【拉電流】會(huì)拉低輸出電壓

邏輯門輸出高電平時(shí)的扇出系數(shù)NOH為：

邏輯門輸出低電平時(shí)的扇出系數(shù)NOL為：

例：已知某門電路的電流參數(shù)為IOL(max) = 8mA，IIL(max) = 0.1mA，I

OH(MAX) = 0.4mA，IiH(max) =20uA，求可以帶多少個(gè)同類門電路的輸出

【注】在實(shí)際應(yīng)用過程中如果高電平扇出系數(shù)和低電平系數(shù)不同，應(yīng)采用較小的那個(gè)

NO=(NOL，NOH)min

例如TTL反相器，能夠帶TTL反相器個(gè)數(shù)數(shù)多少?

扇出系數(shù)取決于什么?由于TTL電路不管是高低電平電路，輸入都是要取電流的。而TTL電路的輸出存在著特性：無論輸出高電平還是低電平，都會(huì)隨著電流的增加電壓往不理想方向變化?因此就存在這么一個(gè)問題——帶多少負(fù)載還處在理想范圍?

由于每個(gè)輸入都取電流，現(xiàn)在要做的事情：雖然輸入取了電流，但帶完負(fù)載后輸出仍然能夠滿足噪聲容限極限電平值，即

因此我們可以根據(jù)下圖所示輸出高低電平特性曲線，得到

對(duì)應(yīng)的電流是多少?

然后根據(jù)下圖所示的輸入電壓電流曲線來找到每個(gè)門輸入高低電平對(duì)應(yīng)的電流分別是所少

最后高低電平分別進(jìn)行：門輸出電流/門輸入電流，從這兩個(gè)值中選擇最小的一個(gè)就是扇出系數(shù)。

理想的的CMOS電路的驅(qū)動(dòng)能力無限，因?yàn)镃MOS電路不取電流，電壓傳遞有這個(gè)效應(yīng)建立起來就可以。一般來說CMOS門電路帶負(fù)載能力比TTL門電路更強(qiáng)一點(diǎn)，故扇出系數(shù)遠(yuǎn)比TTL電路高，因?yàn)檎ｋ妷簜鬏敳恍枰娏鳌?/p>

TTL電路，其扇出系數(shù)一般為(8~10)，CMOS門電路的扇出系數(shù)一般為(20~25)。

由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當(dāng)CMOS集成電路用來驅(qū)動(dòng)同類型，在低頻(< 1MHz)的工作條件下，如不考慮速度，CMOS電路的扇出數(shù)可以達(dá)到50以上的輸入端。

若門的驅(qū)動(dòng)能力不夠時(shí)怎么處理? 每個(gè)門的輸出引入兩個(gè)反相器，然后它的輸出可以變成新的門扇出系數(shù)。從而原始門的扇出系數(shù)等于新的所有輸出扇出系數(shù)之和，如下圖所示：

為什么現(xiàn)在大部分?jǐn)?shù)字芯片使用CMOS工藝而不是TTL工藝?

主要是因?yàn)門TL器件的邏輯單元三極管是電流驅(qū)動(dòng)型器件，穩(wěn)定時(shí)損耗高，發(fā)熱量大，無法做集成度比較高的芯片。但是TTL電路的延遲比CMOS電路的小。

邏輯電平驅(qū)動(dòng)類別

TTL電路是電流控制器件，而CMOS電路是電壓控制器件

單端邏輯電平：電壓驅(qū)動(dòng)

CMOS、LVCMOS、RS232、RS485

單端邏輯電平：電流驅(qū)動(dòng)

TTL、LVTTL

差分邏輯電平(高速)：電流驅(qū)動(dòng)

ECL、PECL/LVPECL、LVDS、CML、HCSL/LPHCSL、TMDS

差分邏輯電平(高速)：電壓驅(qū)動(dòng)

VML

在傳輸線理論分析的時(shí)候，總是分析一個(gè)電壓波形的傳遞，并未考慮電流能力(驅(qū)動(dòng)電流的大小)，而事實(shí)上，對(duì)于高速信號(hào)來說，為了要快速響應(yīng)，或者長距離傳輸，都是采用電流驅(qū)動(dòng)的。

LVDS/LVPECL/CML等電平，在輸入端都有匹配電阻(50/100歐姆)，這些電阻對(duì)于輸入門來說承擔(dān)的是把電流轉(zhuǎn)換成電壓的任務(wù)。因?yàn)閷?duì)于一個(gè)輸入邏輯門來說，它對(duì)電流的需求并不大，它需要的是足夠的電壓幅度。既然芯片需要的是電壓幅度，為何輸出端不直接把電壓傳遞過來呢。那是因?yàn)殡妷簜鬟f速度比較慢，并且容易受到干擾。而電流驅(qū)動(dòng)反應(yīng)速度快，抗干擾能力強(qiáng)。

電流驅(qū)動(dòng)型鏈路，在接收端都有一個(gè)電流轉(zhuǎn)成電壓的電路(這個(gè)電路同時(shí)也承擔(dān)著匹配的任務(wù))。大家可以理解一下CMOS電路，如果驅(qū)動(dòng)能力比較弱的話，信號(hào)的上升沿和下降沿就會(huì)很緩，能傳的頻率就會(huì)很低。

例如 LVDS差分電路是電流控制型器件，但采用CMOS工藝，在接收端轉(zhuǎn)換成350mv電壓。

拉電流和灌電流是衡量驅(qū)動(dòng)能力的參數(shù)

由扇出的定義式我們可以看出扇出系數(shù)同灌電流和拉電流密切相關(guān)。

當(dāng)邏輯門輸出端是低電平時(shí)，灌入邏輯門的電流稱為灌電流(sink current)，一般是要吸收負(fù)載的電流。灌電流越大，輸出端的低電平就越高。由三極管輸出特性曲線也可以看出，灌電流越大，飽和壓降越大，低電平越大。邏輯門的低電平是有一定限制的，它有一個(gè)最大值UOLmax。在邏輯門工作時(shí)，不允許超過這個(gè)數(shù)值。

當(dāng)邏輯門輸出端是高電平時(shí)，邏輯門輸出端的電流是從邏輯門中流出，這個(gè)電流稱為拉電流(sourcing current)，一般是對(duì)負(fù)載提供電流。拉電流越大，輸出端的高電平就越低。這是因?yàn)檩敵黾?jí)三極管是有內(nèi)阻的，內(nèi)阻上的電壓降會(huì)使輸出電壓下降。拉電流越大，高電平越低。邏輯門的高電平是有一定限制的，它有一個(gè)最小值UOHmin。

由于高電平輸入電流很小，在微安級(jí)，一般可以不必考慮，低電平電流較大，在毫安級(jí)。所以，往往低電平的灌電流不超標(biāo)就不會(huì)有問題，用扇出系數(shù)來說明邏輯門來同類門的能力。

所以，拉電流與灌電流反映了輸出驅(qū)動(dòng)能力。(芯片的拉、灌電流參數(shù)值越大，意味著該芯片可以接更多的負(fù)載，因?yàn)椋绻嚯娏魇秦?fù)載給的，負(fù)載越多，被灌入的電流越大)。

對(duì)一個(gè)端口而言，如果電流方向是內(nèi)部電流通過芯片引腳從芯片內(nèi)流出的則是“灌電流”，比如一個(gè)IO通過一個(gè)電阻和一個(gè)LED連接至VCC，當(dāng)該IO輸出為邏輯0時(shí)能不能點(diǎn)亮LED，去查該器件手冊(cè)中sink current參數(shù)。

對(duì)一個(gè)端口而言，如果電流方向外部電流通過芯片引腳向芯片內(nèi)流入的則是“拉電流”，比如一個(gè)IO通過一個(gè)電阻和一個(gè)LED連至GND，當(dāng)該IO輸出為邏輯1時(shí)能不能點(diǎn)亮LED，去查該器件手冊(cè)中sourcing current參數(shù)。

TTL和CMOS器件相互驅(qū)動(dòng)分析

比較兩者輸入輸出電平，很明顯TTL不能直接驅(qū)動(dòng)CMOS器件，而后者可直接驅(qū)動(dòng)前者;所以TTL驅(qū)動(dòng)CMOS需要在外圍加上拉電阻，而且TTL的VCC接了電阻，高電平驅(qū)動(dòng)能力很小。

當(dāng)CMOS器件IO做輸出，TTL器件IO做輸入時(shí)，TTL輸入高電平最小為2V，輸入低電平雖大為0.8V，顯然CMOS器件的輸出電平可以滿足TTL器件的輸入高低電平的范圍。

CMOS器件的高電平和低電平驅(qū)動(dòng)能力相近，一般都可以到5mA左右，

但是TTL器件IO的高電平驅(qū)動(dòng)能力要遠(yuǎn)小于低電平驅(qū)動(dòng)能力，一般高電平驅(qū)動(dòng)能力只有0.幾mA的樣子，但是低電平驅(qū)動(dòng)能力可以到5mA左右。這是因?yàn)門TL器件IO口上面的三極管都是加了電阻的，這個(gè)電阻值在幾百歐的樣子，這就限制了其高電平的驅(qū)動(dòng)能力。

由于CMOS器件輸入阻抗高，懸空的話會(huì)很容易受到干擾，所以一般CMOS器件不用的輸入引腳在數(shù)據(jù)手冊(cè)上都是要求上拉或者下拉。

數(shù)字電路中Buffer芯片設(shè)計(jì)

反相器是最基本門電路之一非門

反相器，顧名思義，在邏輯上起到的是取反作用，在數(shù)電中學(xué)習(xí)了許多反相器，其中最重要的兩個(gè)是CMOS反相器和TTL反相器。

【注意】TTL電路輸入用的是多發(fā)射極的三極管，多發(fā)射級(jí)三極管輸入端是與的關(guān)系。

反相器驅(qū)動(dòng)能力參數(shù) ---- 動(dòng)態(tài)特性

1、Transition Time(轉(zhuǎn)換時(shí)間)：

上升時(shí)間和下降時(shí)間統(tǒng)稱為Transition Time，也有定義為20%到80%。

2、Propagation Delay(傳播延時(shí))：

在輸入信號(hào)變化到 50%Vdd到輸出信號(hào)變化到50%Vdd之間的時(shí)間。

Buffer基本構(gòu)成

在CMOS集成電路中，反相器由兩個(gè)互補(bǔ)的晶體管NMOS+PMOS組成，同時(shí)利用兩級(jí)反相器即可構(gòu)成緩沖器，又稱為(buffer)門即buffer。

緩沖器可用如下符號(hào)表示。

除了輸入端的小圓圈，這個(gè)符號(hào)與反向器是很相似的。很明顯，緩沖器 “沒有什么作用”，它的輸入與輸出是相同的。

緩沖器的輸入與輸出

緩沖器可以用于延遲信號(hào)，這是因?yàn)槔^電器需要一點(diǎn)時(shí)間才會(huì)被觸發(fā)。

其中緩沖器與非門幾乎是兄弟，因?yàn)槠渫庑螌?shí)在太相似了，下面來看一下反相器(非門)的符號(hào)：

緩沖器其邏輯關(guān)系為：

當(dāng)輸入為0時(shí)，輸出也為0

當(dāng)輸入為1時(shí)，輸出以為1

那么這個(gè)門電路沒有任何邏輯運(yùn)算，他與非門也只差一個(gè)小圈圈，其作用是什么?

緩存的功能為：用來放大或增強(qiáng)電壓或訊號(hào)電流，來達(dá)到功率增加其驅(qū)動(dòng)能力。

什么意思?上圖：

如圖所示，這是一個(gè)四輸出的邏輯門，而其負(fù)載有5個(gè)門電路，顯然會(huì)發(fā)生驅(qū)動(dòng)力不足，那么可以在輸出端前串聯(lián)一個(gè)緩沖器，如圖所示：

這樣可以將四輸出邏輯門的驅(qū)動(dòng)能力增強(qiáng)。這就是緩沖器的作用，當(dāng)然這是最簡單的緩存器，也可以用三態(tài)邏輯門，來制作緩沖器。

Buffer提高驅(qū)動(dòng)能力/帶負(fù)載

buffer一般是幾級(jí)器件尺寸逐步增大的反相器或類似結(jié)構(gòu)的電路。buffer實(shí)際就是兩個(gè)串聯(lián)的反相器，常用于時(shí)鐘路徑中，用于增加時(shí)鐘驅(qū)動(dòng)能力，使得時(shí)鐘clock具有良好的上升沿和下降沿。時(shí)鐘buffer本身是輸入負(fù)載較小，輸出驅(qū)動(dòng)能力較強(qiáng)。因此前級(jí)電路驅(qū)動(dòng)buffer容易，而buffer驅(qū)動(dòng)后級(jí)電路也比較容易。

Buffer有同相、反相、三態(tài)輸出、時(shí)鐘緩沖器、總線輸出緩沖器、驅(qū)動(dòng)器等，不同Buffer的作用：

增強(qiáng)驅(qū)動(dòng)能力，輸出電流不夠的時(shí)候通過buffer可以增加輸出電流，加強(qiáng)驅(qū)動(dòng)能力。

減少負(fù)載數(shù)量，負(fù)載數(shù)量很多時(shí)可以通過增加buffer來減少同時(shí)驅(qū)動(dòng)的負(fù)載數(shù)量。

減小連線負(fù)載，當(dāng)數(shù)據(jù)線很長的時(shí)候，負(fù)載電容很大，延時(shí)很長，增加buffer分割連線，減小驅(qū)動(dòng)負(fù)載，當(dāng)然這時(shí)候需要比較buffer本身延時(shí)和連線延時(shí)，只要連線延時(shí)明顯大于buffer自身延時(shí)就可以采用這種方式。

復(fù)制時(shí)鐘信號(hào)，單個(gè)晶振或多個(gè)晶振提供參考給多個(gè)芯片，會(huì)有信號(hào)完整性和成本問題，一個(gè)晶振加buffer可以做到最佳性價(jià)比。

轉(zhuǎn)換時(shí)鐘信號(hào)格式，晶振輸出信號(hào)和芯片需要的參考時(shí)鐘信號(hào)不匹配時(shí)可以通過buffer實(shí)現(xiàn)轉(zhuǎn)換。

轉(zhuǎn)換時(shí)鐘信號(hào)電平，已有頻率源和實(shí)際芯片要求的參考電平不一致時(shí)，可以使用buffer來轉(zhuǎn)換。

兩個(gè)重要作用：

1.提高驅(qū)動(dòng)能力

buffer是一種寬高比很大的mos管，寬高比大意味著電流大，驅(qū)動(dòng)能力高。

在扇出很大的wire中插入buffer可以提高帶負(fù)載能力，常見于時(shí)鐘樹中。

2.確保信號(hào)時(shí)序正確

當(dāng)一條wire很長時(shí)，延遲很大(delay正比于長度的平方，設(shè)長度為1，delay為1)，這時(shí)在中間插入buffer，wire delay變?yōu)?/4+1/4=1/2，只要buffer delay小于1/2，則buffer的插入可以縮短wire delay。

當(dāng)一條wire的延遲不大時(shí)，如果有hold violation(表現(xiàn)為數(shù)據(jù)到達(dá)過快，需要滯后到達(dá))，則插入buffer，利用buffer delay可以修正這個(gè)hold violation。

增強(qiáng)驅(qū)動(dòng)能力/減少連線負(fù)載/降低delay都是如何體現(xiàn)的?

當(dāng)數(shù)據(jù)連線很長時(shí)，連線負(fù)載電容很大，導(dǎo)致存在很大的延時(shí)。此時(shí)插入buffer將連線分割成幾個(gè)連線，每個(gè)buffer驅(qū)動(dòng)的負(fù)載較小，因此能夠有效減少延時(shí)，雖然buffer本身也具有延時(shí)，但是插buffer減少的連線延時(shí)明顯大于buffer自身延時(shí)就可以采用插buffer的方式。

通過插buffer的方式減少了電路的負(fù)載電容，負(fù)載電容減少后，同樣電壓的情況下，對(duì)電容充電速度快(上升沿陡峭)，同樣電容小時(shí)存儲(chǔ)的電容小，放電所需的時(shí)間短(下降沿陡峭)。一句話來說就是: 插buffer的方式減少了電路的負(fù)載電容，從而增大了電路驅(qū)動(dòng)能力。

如下圖所示：

驅(qū)動(dòng)能力強(qiáng)：擺幅大，上升快

驅(qū)動(dòng)能力弱：擺幅小，上升慢

時(shí)鐘驅(qū)動(dòng)16個(gè)reg時(shí)，負(fù)載很大，時(shí)鐘上升很慢，并且時(shí)鐘擺幅小，此時(shí)插入4個(gè)buffer。加buffer之前你的時(shí)鐘直接驅(qū)動(dòng)寄存器或者很多個(gè)寄存器。加buffer以后你的時(shí)鐘只驅(qū)動(dòng)buffer，而你的buffer會(huì)去驅(qū)動(dòng)寄存器。時(shí)鐘buffer本身是輸入負(fù)載較小，輸出驅(qū)動(dòng)能力較強(qiáng)的。而且通常會(huì)做成一個(gè)時(shí)鐘buffer網(wǎng)絡(luò)來驅(qū)動(dòng)設(shè)計(jì)里面全部的寄存器，并保證整個(gè)時(shí)鐘網(wǎng)絡(luò)上的信號(hào)有很好的transition，以及平衡從時(shí)鐘源到所有寄存器的insertion delay.寄存器的CK端接在時(shí)鐘上面， 在時(shí)鐘上加入buffer是在做時(shí)鐘樹的時(shí)候讓時(shí)鐘到每一個(gè)寄存器的CK端的SKEW盡可能的小，還有增加驅(qū)動(dòng)的功能。

工作原理：通過插buffer的方式減少了電路的負(fù)載電容，負(fù)載電容減少后，同樣電壓的情況下，對(duì)電容充電速度快(上升沿陡峭)，同樣電容小時(shí)存儲(chǔ)的電容小，放電所需的時(shí)間短(下降沿陡峭)。一句話來說就是: 插buffer的方式減少了電路的負(fù)載電容，從而增大了電路驅(qū)動(dòng)能力。

不插buffer會(huì)發(fā)生什么情況?

不插buffer會(huì)導(dǎo)致驅(qū)動(dòng)能力不夠，通常是兩種情況

第一種是輸出電流不夠，導(dǎo)致信號(hào)狀態(tài)異常，這常常發(fā)生在后級(jí)電路對(duì)輸入電流有要求的時(shí)候，另一種則是輸出電流不夠，導(dǎo)致信號(hào)上升下降沿太差，這常常發(fā)生在后級(jí)電路的輸入電容較大的情況。

驅(qū)動(dòng)電路定義

驅(qū)動(dòng)電路(Drive Circuit)：如下圖所示，驅(qū)動(dòng)電路位于控制電路與負(fù)載電路之間，將控制電路的控制信號(hào)轉(zhuǎn)化為負(fù)載電路所需的驅(qū)動(dòng)信號(hào)，提供足夠電流或功率驅(qū)動(dòng)負(fù)載電路;

控制電路：各類單片機(jī)，處理器等;

驅(qū)動(dòng)電路：晶體管與MOS管構(gòu)成的放大電路，開關(guān)電路;驅(qū)動(dòng)IC;

負(fù)載電路：電機(jī)、繼電器、LED燈、音頻設(shè)備;

一、驅(qū)動(dòng)電路作用

在電源或者硬件設(shè)計(jì)中，無論是三極管還是MOS管，一般都需要驅(qū)動(dòng)電路進(jìn)行驅(qū)動(dòng)。驅(qū)動(dòng)電路的主要作用有：

1.提高系統(tǒng)可靠性

2.提高變換效率(開關(guān)器件開關(guān)、導(dǎo)通損耗)

3.減小開關(guān)器件應(yīng)力(開/關(guān)過程中)

4.降低EMI/EMC

提供足夠的驅(qū)動(dòng)能力

打個(gè)比方，一個(gè)單片機(jī)的高電平信號(hào)為5V，而5V是沒辦法直接驅(qū)動(dòng)12V或者24V的繼電器正常工作的。通常這時(shí)候就需要引入驅(qū)動(dòng)電路，使5V也能夠控制末端繼電器的開斷。

保證開關(guān)管良好的開關(guān)狀態(tài)

在一個(gè)電路中，開關(guān)管不能太快或者太慢，太快會(huì)對(duì)電磁造成很大的干擾，太慢開關(guān)損耗太大。

保證器件的可靠性，避免過壓和過流

由于開關(guān)寄生參數(shù)的存在，在導(dǎo)通或者關(guān)斷是，往往產(chǎn)生很大的電壓電流尖峰，這會(huì)對(duì)電路的性能和器件的可靠性有影響。

二、常見驅(qū)動(dòng)方式

1、直接驅(qū)動(dòng)

直接驅(qū)動(dòng)電路是由單個(gè)電子元器件(如二極管、三極管、mos管、電阻、電容等)連接起來組成的驅(qū)動(dòng)電路，電路中不具備電氣隔離，多用于功能簡單的小功率驅(qū)動(dòng)場(chǎng)合。在復(fù)雜的數(shù)字電源系統(tǒng)中，直接驅(qū)動(dòng)電路由于集成度低、故障率高等原因，已被逐漸淘汰。

功率開關(guān)管驅(qū)動(dòng)

以控制信號(hào)類別分類，驅(qū)動(dòng)方式可以分為電流驅(qū)動(dòng)和電壓驅(qū)動(dòng)。

電流驅(qū)動(dòng)

電流驅(qū)動(dòng)實(shí)際上是通過控制三極管導(dǎo)通來控制信號(hào)的通斷。

控制方式： 電流型驅(qū)動(dòng)是通過控制電流的大小來實(shí)現(xiàn)設(shè)備或器件的操作。驅(qū)動(dòng)器提供恒定的電流，設(shè)備的性能取決于電流值。

穩(wěn)定性： 電流型驅(qū)動(dòng)在某些情況下可以提供更穩(wěn)定的操作，因?yàn)殡娏鞑皇茈娮枳兓挠绊?。這對(duì)于一些需要精確控制的應(yīng)用很有用。

靈敏度： 電流型驅(qū)動(dòng)通常比電壓型驅(qū)動(dòng)更適用于一些對(duì)電流變化較為敏感的設(shè)備，如光電二極管(Photodiode)和激光二極管(Laser Diode)。

適用范圍： 電流型驅(qū)動(dòng)常用于需要對(duì)電流進(jìn)行精確控制的設(shè)備，如光電子器件、傳感器等。BJT常用于低功率數(shù)字電源

在NPN晶體管電路中，R1起限流作用、R2起下拉作用。因?yàn)樵陔娐逢P(guān)斷之后，三極管be端電壓緩慢下降，可能會(huì)處于較長時(shí)間的放大狀態(tài)，會(huì)損壞三極管。因此需要下拉電阻R2，使得關(guān)斷時(shí)積極電壓迅速拉低，提高三極管的關(guān)斷速度。

1、當(dāng)輸出為0V時(shí)，三極管截止，繼電器線圈無電流流過，為OFF狀態(tài);

2、當(dāng)輸出為+Vcc時(shí)，三極管飽和，繼電器線圈流過一定的電流，繼電器吸合，為ON狀態(tài);

3、當(dāng)輸入電壓又+Vcc變?yōu)?時(shí)，，三極管由飽和變?yōu)榻刂埂?/p>

由于繼電器線圈相當(dāng)于一個(gè)電感，由于電感的特性是通直流、阻交流，在斷開瞬間，線圈兩端會(huì)產(chǎn)生較大的反向電動(dòng)勢(shì)，電壓值可達(dá)一百多伏，這個(gè)電壓加上電源電壓作用在三極管的集電極上足以損壞三極管。所以需要并聯(lián)一個(gè)續(xù)流二極管，為自感電勢(shì)提供泄放通路。(續(xù)流需要選擇肖特基二極管，有利于快速泄放電勢(shì))

電壓驅(qū)動(dòng)

電壓驅(qū)動(dòng)實(shí)際上是通過控制MOS管導(dǎo)通來控制信號(hào)的通斷。

控制方式： 電壓型驅(qū)動(dòng)是通過控制電壓的大小來實(shí)現(xiàn)設(shè)備或器件的操作。驅(qū)動(dòng)器提供恒定的電壓，設(shè)備的性能取決于電壓值。

靈活性： 電壓型驅(qū)動(dòng)通常更靈活，適用于各種設(shè)備，因?yàn)椴煌O(shè)備可能對(duì)相同電壓產(chǎn)生不同的響應(yīng)。

易于集成： 電壓型驅(qū)動(dòng)適用于集成電路(IC)等多種設(shè)備中，因?yàn)镮C中通常使用電壓信號(hào)進(jìn)行通信和控制。

適用范圍： 電壓型驅(qū)動(dòng)常用于需要對(duì)電壓進(jìn)行精確控制的設(shè)備，如邏輯門、存儲(chǔ)器等。常用于中小功率數(shù)字電源。在高頻場(chǎng)合多采用變壓器或?qū)Ｓ眯酒M(jìn)行驅(qū)動(dòng)。

圖1是N管常用的電路接法。N管S端接地，D端接負(fù)載。當(dāng)G端信號(hào)大于Vgnd+Vgs的時(shí)候，MOS管開啟，當(dāng)信號(hào)電壓小于Vgnd+Vgs時(shí)關(guān)閉。R1電阻為下拉電阻。

圖2是P管常用的電路接法。P管S端接Vcc，D端接負(fù)載。則當(dāng)G端信號(hào)電壓小于Vcc-Vgs的時(shí)候，MOS開啟，當(dāng)信號(hào)電壓大于Vcc-Vgs時(shí)關(guān)閉。

電流和電壓特點(diǎn)

電流驅(qū)動(dòng)型：

優(yōu)點(diǎn)：精度高、響應(yīng)速度快、效率高、抗干擾能力強(qiáng)、驅(qū)動(dòng)功率大、耐壓、容量大

缺點(diǎn)：開關(guān)速度慢、成本高、穩(wěn)定性差

電壓驅(qū)動(dòng)型：

優(yōu)點(diǎn)：開關(guān)速度快

缺點(diǎn)：不適合于高電壓的場(chǎng)合、抗干擾能力弱

從器件來說：

電壓驅(qū)動(dòng)的如：

場(chǎng)效應(yīng)管，因?yàn)樗膬?nèi)阻很大，加電壓控制時(shí)電流很小，近似為零，所以可以理解成：電壓驅(qū)動(dòng);

電流驅(qū)動(dòng)的如：

普通的NPN、PNP型三極管，因?yàn)樗膬?nèi)阻較小，加電壓控制時(shí)電流相對(duì)較大一般小功率的都有100uA以上，大功率的可達(dá)20mA以上)，所以可以理解成：電流驅(qū)動(dòng);

從控制原理來說：

電壓驅(qū)動(dòng)的如：場(chǎng)效應(yīng)管，它是通過加到G、S端的電壓(微觀的就是電場(chǎng))來控制D、S內(nèi)部通道的寬窄(即通道可變)來控制D、S兩端電流;

電流驅(qū)動(dòng)的如：普通的NPN、PNP型三極管，是通過加到B、E端的電流(微觀的就是電子的流動(dòng))來控制C、E內(nèi)部的電流流動(dòng)(即通道不變)。

電壓驅(qū)動(dòng)型器件內(nèi)阻大，加電壓后電流小，只需要較小的驅(qū)動(dòng)功率，場(chǎng)效應(yīng)晶體管(FET)是電壓控制器件、MOS電路是電壓控制器件，又比如氣體型霓虹燈，電壓低了連亮都不亮。亮了以后電流很小，那么就把它確定為電壓型器件。

電流驅(qū)動(dòng)型器件內(nèi)阻較小，加電壓后電流較大，需要較大的驅(qū)動(dòng)功率，雙極型晶體管(BJT)是電流控制器件、TTL電路是電流控制器件，又比方發(fā)光二極管，其輸入電壓基本是一個(gè)確定值，提高電流可以改變亮度，減小電流降低亮度，它確定為電流型器件。

電壓驅(qū)動(dòng)(Voltage Drive)是通過控制電路的輸出電壓來實(shí)現(xiàn)對(duì)電路的控制。在電路中，電壓是電流的驅(qū)動(dòng)力，通過控制電壓來控制電路中的電流和功率。電壓驅(qū)動(dòng)方式通常使用開環(huán)控制，即電路輸出與輸入電壓成正比關(guān)系。當(dāng)輸入電壓變化時(shí)，輸出電壓和輸出電流也會(huì)隨之變化，電路的穩(wěn)定性較差。

電流驅(qū)動(dòng)(Current Drive)是通過控制電路的輸出電流來實(shí)現(xiàn)對(duì)電路的控制。在電路中，電流是電壓和電阻的函數(shù)，通過控制電流來控制電路的電壓和功率。電流驅(qū)動(dòng)方式通常使用閉環(huán)控制，即電路輸出電流與輸入電流成正比關(guān)系。當(dāng)輸入電流變化時(shí)，輸出電流會(huì)自動(dòng)適應(yīng)，電路的穩(wěn)定性較好。

電壓驅(qū)動(dòng)方式比電流驅(qū)動(dòng)方式適合用于復(fù)雜的電路控制。例如，在數(shù)碼電路中，由于需要對(duì)各個(gè)部件進(jìn)行動(dòng)態(tài)調(diào)節(jié)，因此要求輸出電壓穩(wěn)定，而電流驅(qū)動(dòng)方式則無法滿足這一需求。而在高功率功放、磁控管等高阻負(fù)載的電路中，電流驅(qū)動(dòng)方式優(yōu)勢(shì)更加明顯。這些負(fù)載的阻值變化范圍大，且負(fù)載阻值與電流成正比，要求輸出電流能夠自適應(yīng)變化。

2、推挽驅(qū)動(dòng)

當(dāng)電源IC驅(qū)動(dòng)能力不足時(shí)，可用推挽驅(qū)動(dòng)。

這種驅(qū)動(dòng)電路好處是提升電流提供能力，迅速完成對(duì)于柵極輸入電容電荷的充電過程。這種拓?fù)湓黾恿藢?dǎo)通所需要的時(shí)間，但是減少了關(guān)斷時(shí)間，開關(guān)管能快速開通且避免上升沿的高頻振蕩。

如下圖所示，推挽驅(qū)動(dòng)電路包含一個(gè)PNP三極管及一個(gè)NPN三極管，采用互補(bǔ)輸出。輸入高電平時(shí)，上管NPN開啟，下管PNP關(guān)閉，驅(qū)動(dòng)MOS管開啟;輸入低電平時(shí)，上管NPN關(guān)閉，下管PNP開啟，驅(qū)動(dòng)MOS管關(guān)閉。

加速關(guān)斷驅(qū)動(dòng)

MOS管一般都是慢開快關(guān)。在關(guān)斷瞬間驅(qū)動(dòng)電路能提供一個(gè)盡可能低阻抗的通路供MOSFET柵源極間電容電壓快速泄放，保證開關(guān)管能快速關(guān)斷。

為使柵源極間電容電壓的快速泄放，常在驅(qū)動(dòng)電阻上并聯(lián)一個(gè)電阻和一個(gè)二極管，如上圖所示，其中D1常用的是快恢復(fù)二極管。這使關(guān)斷時(shí)間減小，同時(shí)減小關(guān)斷時(shí)的損耗。Rg2是防止關(guān)斷的時(shí)電流過大，把電源IC給燒掉。

如下圖，用三極管來泄放柵源極間電容電壓是比較常見的。如果Q1的發(fā)射極沒有電阻，當(dāng)PNP三極管導(dǎo)通時(shí)，柵源極間電容短接，達(dá)到最短時(shí)間內(nèi)把電荷放完，最大限度減小關(guān)斷時(shí)的交叉損耗。

還有一個(gè)好處，就是柵源極間電容上的電荷泄放時(shí)電流不經(jīng)過電源IC，提高了可靠性。

3、隔離驅(qū)動(dòng)

電路包含隔離器件，常用的有光耦驅(qū)動(dòng)、變壓器驅(qū)動(dòng)以及隔離電容驅(qū)動(dòng)等。其中光耦驅(qū)動(dòng)電路具有簡單、可靠、開關(guān)性能好等特點(diǎn)。而變壓器驅(qū)動(dòng)電路不僅可以起到驅(qū)動(dòng)作用，還可用于電壓隔離和阻抗匹配。

驅(qū)動(dòng)電路為什么要采取隔離措施

安規(guī)問題，驅(qū)動(dòng)電路副邊與主電路有耦合關(guān)系，而驅(qū)動(dòng)原邊是與控制電路連在一起， 主電路是一次電路，控制電路是ELV電路，一次電路和ELV電路之間要做加強(qiáng)絕緣，實(shí)現(xiàn)絕緣要求一般就采取變壓器光耦等隔離措施。

注：

ELV(特低電壓)電路：在正常工作條件下，在電路的任意兩個(gè)導(dǎo)體之間或任一導(dǎo)體與地之間電壓的交流峰值不超過42.4V或直流值不超過60V的二次電路。

一次電路：直接與交流電網(wǎng)電源連接的電路。通常是由高壓線路、變電站以及與之相連的發(fā)電機(jī)和負(fù)載組成。特點(diǎn)是電壓較高，通常在110 kV至1000 kV范圍內(nèi)，能夠?qū)崿F(xiàn)大功率的傳輸和供應(yīng)。

驅(qū)動(dòng)電路采取隔離措施的條件

控制參考地與驅(qū)動(dòng)信號(hào)參考地(e極)不同—驅(qū)動(dòng)電路應(yīng)隔離。

控制參考地與驅(qū)動(dòng)信號(hào)參考地(e極) 同—驅(qū)動(dòng)電路無需隔離;

驅(qū)動(dòng)電路隔離技術(shù)

驅(qū)動(dòng)電路隔離技術(shù)一般使用光電耦合器或隔離變壓器(光耦合;磁耦合)。由于 MOSFET 的工作頻率及輸入阻抗高，容易被干擾，故驅(qū)動(dòng)電路應(yīng)具有良好的電氣隔離性能，以實(shí)現(xiàn)主電路與控制電路之間的隔離，使之具有較強(qiáng)的抗干擾能力，避免功率級(jí)電路對(duì)控制信號(hào)的干擾。

光耦隔離驅(qū)動(dòng)可分為電磁隔離與光電隔離。采用脈沖變壓器實(shí)現(xiàn)電路的電磁隔離，是一種電路簡單可靠，又具有電氣隔離作用的電路，但其對(duì)脈沖的寬度有較大限制，若脈沖過寬，磁飽和效應(yīng)可能使一次繞組的電流突然增大，甚至使其燒毀，而若脈沖過窄，為驅(qū)動(dòng)?xùn)艠O關(guān)斷所存儲(chǔ)的能量可能不夠。光電隔 離，是利用光耦合器將控制信號(hào)回路和驅(qū)動(dòng)回路隔離開。該驅(qū)動(dòng)電路輸出阻抗較小，解決了柵極驅(qū)動(dòng)源低阻抗的問題，但由于光耦合器響應(yīng)速度較慢，因而其開關(guān)延遲時(shí)間較長，限制了適應(yīng)頻率。

典型光耦內(nèi)部電路圖

光耦指的是可隔離交流或直流信號(hào)。

1.由IF控制Ic;電流傳輸比CTR-Current Transfer Ratio

2.輸入輸出特性與普通三極管相似,電流傳輸比Ic/IF比三極管“β ”小;

3.可在線性區(qū)， 也可在開關(guān)狀態(tài)。驅(qū)動(dòng)電路中， 一般工作在開關(guān)狀態(tài)。

光耦基本電路

光耦的特點(diǎn)：

1. 參數(shù)設(shè)計(jì)簡單

2. 輸出端需要隔離驅(qū)動(dòng)電源

3. 驅(qū)動(dòng)功率有限

磁耦合-變壓器隔離

受高頻調(diào)制的單向脈沖變壓器隔離電路

磁耦合：用于傳送較低頻信號(hào)時(shí)—調(diào)制/解調(diào)

磁耦合的特點(diǎn):

1.既可傳遞信號(hào)又可傳遞功率

2.頻率越高,體積越小-適合高頻應(yīng)用

為了滿足高端MOS管的驅(qū)動(dòng)，經(jīng)常會(huì)采用變壓器驅(qū)動(dòng)。其中R1目的是抑制PCB板上寄生的電感與C1形成LC振蕩，C1的目的是隔開直流，通過交流，同時(shí)也能防止磁芯飽和。

在第一個(gè)周期內(nèi)OUTA 開啟，給變壓器一次繞組施加正電壓，上管感應(yīng)導(dǎo)通。在接下來的一個(gè)周期內(nèi)，OUTB 開啟(開啟時(shí)間與OUTA相同)，在磁化電感上提供極性相反的電壓，下管導(dǎo)通。電路會(huì)產(chǎn)生兩個(gè)雙極性對(duì)稱的柵極驅(qū)動(dòng)電壓輸出，符合半橋電路的控制要求。

專用驅(qū)動(dòng)集成芯片

目前專用驅(qū)動(dòng)芯片在數(shù)字電源中應(yīng)用廣泛，許多驅(qū)動(dòng)芯片自帶保護(hù)和隔離功能。根據(jù)其控制的功率器件數(shù)量，驅(qū)動(dòng)芯片可以分為單驅(qū)芯片與雙驅(qū)芯片。其中雙驅(qū)芯片通常用于半橋、全橋等電源拓?fù)?，因?yàn)樾枰粚?duì)互補(bǔ)的控制信號(hào)。而單驅(qū)芯片則更適用于buck、boost、反激等電源拓?fù)洹?/p>

三、驅(qū)動(dòng)能力

所謂驅(qū)動(dòng)能力，是指前級(jí)電路的輸出信號(hào)可以使得后級(jí)電路有效響應(yīng)，這個(gè)有效的包含兩層意思：

第一是前級(jí)輸出信號(hào)能被后級(jí)電路識(shí)別，

第二是在規(guī)定的時(shí)間內(nèi)被后級(jí)電路識(shí)別。

驅(qū)動(dòng)能力指輸出端口的電流流入/流出大小，但大部分情況指輸出端口的扇出能力。

扇出：一個(gè)輸出端口連接多個(gè)輸入端口。

從直流特性來講

數(shù)字器件的輸出端口有最大電流限制，超過電流限制，則有可能使輸出電平幅度變低/燒毀器件。比方說，某單片機(jī)GPIO口高電平時(shí)的最大輸出電流是20mA，那這個(gè)20mA規(guī)格就表征了該I/O口的電平驅(qū)動(dòng)能力。而如果負(fù)載過大(比如小電阻)，則負(fù)載電流有可能超過其最大輸出電流，這時(shí)我們說驅(qū)動(dòng)能力不足。驅(qū)動(dòng)能力不足的直接后果是輸出電壓下降，對(duì)邏輯電路來說，無法保持其高電平甚至?xí)霈F(xiàn)邏輯混亂，這種現(xiàn)象一般是不允許出現(xiàn)的。因此，從直流特性的角度，驅(qū)動(dòng)能力就是指輸出端口的電流最大流入/流出能力。

從交流特性來講

由于輸入端口存在輸入電容，因此輸出端口電平反轉(zhuǎn)過程，可以認(rèn)為是輸入端口電容充放電過程。輸出端口扇出越大，則充放電速度/電平反轉(zhuǎn)越慢，一定開關(guān)頻率的情況下存在一個(gè)最大的扇出值，因此當(dāng)實(shí)際扇出值大于最大扇出值時(shí)，電平反轉(zhuǎn)速度過慢而無法滿足要求。因此，從交流特性角度來講，驅(qū)動(dòng)能力也可以指器件輸出端口的扇出能力，不過扇出能力還是和上端口的電流的流入流出能力有關(guān)。

電路的的驅(qū)動(dòng)能力是上一級(jí)的1/R,即電阻的倒數(shù)，驅(qū)動(dòng)能力大，說明看過去的電阻小。電路的負(fù)載能力是下一級(jí)的load(即電容)總和，負(fù)載能力大，說明能驅(qū)動(dòng)下級(jí)的器件就很多”。

究竟“驅(qū)動(dòng)能力”和“負(fù)載能力”的區(qū)別是什么?

個(gè)人感覺是兩者是一樣的，都是代表上級(jí)電路可以驅(qū)動(dòng)下級(jí)電路的能力的大小。

上下拉電阻會(huì)增強(qiáng)驅(qū)動(dòng)能力嗎?

答：不存在上下拉電阻增強(qiáng)驅(qū)動(dòng)能力這回事，因?yàn)槌薕C輸出這類特殊結(jié)構(gòu)外，上下拉電阻就是負(fù)載，只會(huì)減弱驅(qū)動(dòng)力。

二極管邏輯

今天已經(jīng)很難看到二極管邏輯電路了，其實(shí)用性也不算高，不過因?yàn)殡娐泛唵危浅＿m合用來理解基本概念。

一個(gè)最簡單的二極管與門如下圖。與門實(shí)現(xiàn)邏輯與操作Y=A&B，即A或者B任意為L的時(shí)候，輸出Y為L，只有當(dāng)A和B都為H時(shí)，Y才為H。

上圖，基本二極管與門

假設(shè)二極管無導(dǎo)通壓降，在這個(gè)電路中，二極管充當(dāng)了單向開關(guān)的角色，當(dāng)A和B等于VDD時(shí)，兩根二極管反向截至，Y被電阻上拉到VDD，這是Y就是H;當(dāng)A或者B任意一端為GND時(shí)，二極管導(dǎo)通，因?yàn)槎O管導(dǎo)通時(shí)電阻很小，遠(yuǎn)小于上拉電阻，所以Y被拉到了GND，即邏輯L。

至于二極管或門，只要把二極管轉(zhuǎn)一下，再把電阻從拉到VDD改成拉到GND就可以了，非常簡單。

上圖，基本二極管或門

基本原理

你看，在這么原始的邏輯電路中就已經(jīng)出現(xiàn)了上下拉電阻，這里面的原理也非常簡單粗暴：利用開關(guān)的閉合(電阻為0)和開啟(電阻無窮大)的特性，配合電阻，就可以輕松實(shí)現(xiàn)兩種電壓的輸出。這種電路還有一個(gè)變形，就是用恒流源取代電阻，一方面集成電路工藝，恒流源比電阻更容易獲得，另一方面恒流源的驅(qū)動(dòng)能力也更好。根據(jù)開關(guān)和電阻(或恒流源)的相對(duì)位置，有以下基本電路：即開關(guān)接到GND(L)或開關(guān)接到VDD(H)。

上圖，幾種開關(guān)電路接法

這幾種電路都是由開關(guān)的閉合或開啟決定了VOUT是VDD還是GND。開關(guān)的相對(duì)位置不同，還決定了電路在某一狀態(tài)下的驅(qū)動(dòng)能力：開關(guān)的導(dǎo)通電阻為0，可視為驅(qū)動(dòng)力無窮大，可是電阻(或恒流源)的驅(qū)動(dòng)能力呢，只有VDD/R(或者恒流I)，這就導(dǎo)致了電路在輸出H或L的時(shí)候驅(qū)動(dòng)能力不對(duì)稱(換一個(gè)說法，就是電路在輸出H或者L的時(shí)候，輸出阻抗不一樣)。

除了驅(qū)動(dòng)能力的問題，這種單開關(guān)加電阻的模式還會(huì)帶來靜態(tài)功耗的問題，因?yàn)橹灰_關(guān)閉合，不管外部有沒有負(fù)載，都會(huì)消耗電流。

既然開關(guān)的驅(qū)動(dòng)力比電阻強(qiáng)，那么能不能把電阻也換成開關(guān)?恭喜你，發(fā)現(xiàn)了現(xiàn)代CMOS邏輯電路的基本單元：倆互補(bǔ)的開關(guān)。這樣不管輸出H還是輸出L，驅(qū)動(dòng)能力都是無窮大!好的，這時(shí)候上下拉電阻就不見了。

這樣兩個(gè)開關(guān)的電路還多出來了一種狀態(tài)：當(dāng)兩個(gè)開關(guān)都開啟時(shí)，VOUT即不是VDD也不是GND，而是一個(gè)懸空的狀態(tài)(即高阻態(tài)，Hi-Z)，這時(shí)候外部給什么信號(hào)它就是什么狀態(tài)。這樣又出現(xiàn)了一個(gè)新的邏輯門大類：三態(tài)邏輯門。

上圖，互補(bǔ)開關(guān)電路

很多經(jīng)驗(yàn)不是空穴來風(fēng)，只是在流傳的過程中丟失了重要的前提條件。有一些邏輯器件，他們輸出高和輸出低時(shí)的驅(qū)動(dòng)能力差別很大。

TTL(70xx、74Fxx、74Sxx、74LSxx等)家族的器件就屬于這種類型，如下圖是7404(TTL反相器)的原理圖，由于非對(duì)稱的輸出級(jí)設(shè)計(jì)，輸出為高時(shí)驅(qū)動(dòng)能力只有0.4mA，而輸出低時(shí)居然能輸出16mA的電流(手冊(cè)中的輸出電流不是晶體管或者電路本身的極限，而是超過這個(gè)電流以后，輸出的電壓可能無法滿足邏輯族的要求)。

上圖，7404的簡化電路

這個(gè)時(shí)候在輸出端口外加一個(gè)上拉電阻，就可等效以增強(qiáng)端口在輸出H時(shí)的驅(qū)動(dòng)能力，但代價(jià)是端口輸出L時(shí)，驅(qū)動(dòng)能力相應(yīng)地減弱，不過這時(shí)候芯片輸出能力足夠強(qiáng)，用這點(diǎn)代價(jià)來換取另一個(gè)狀態(tài)下驅(qū)動(dòng)能力的增強(qiáng)，還是劃算。

上圖，帶上拉電阻的7404

下表是仿真有無上拉電阻時(shí)，負(fù)載電流與輸出電壓的關(guān)系，可以看到上拉電阻確實(shí)增強(qiáng)了在一定負(fù)載下的輸出電壓，不過當(dāng)負(fù)載電流較大時(shí)效果并不明顯，而且邊際效應(yīng)也很顯著，當(dāng)上拉電阻減小到一定程度以后，增強(qiáng)效果也不太顯著，而且會(huì)大大增加靜態(tài)功耗。

上表，帶不同上拉電阻的7404輸出電壓與負(fù)載電流的關(guān)系

既然非對(duì)稱的輸出級(jí)有這樣的問題，那為啥不能把這個(gè)驅(qū)動(dòng)器設(shè)計(jì)成上下對(duì)稱的呢?

一方面，如果要設(shè)計(jì)成上下對(duì)稱的結(jié)構(gòu)，上管需要用P管，而當(dāng)時(shí)的工藝限制，P管各方面性能都不如N管，速度、功耗和成本都不是很劃算，所以能看到很多上年代的芯片，內(nèi)部幾乎沒有P管(包括MOS工藝的器件也是)。

另一方面，TTL輸入結(jié)構(gòu)的特點(diǎn)，輸入為H時(shí)所需電流很小，而輸入為L所需的輸入電流很大，這樣對(duì)輸出L時(shí)的驅(qū)動(dòng)能力要求就很高，反而對(duì)輸出H時(shí)沒有驅(qū)動(dòng)能力要求(TTL輸入懸空時(shí)等效為H)。

但TTL的這種特點(diǎn)，又會(huì)帶來一個(gè)比較麻煩的問題：下拉電阻值需要很大才能滿足要求，而下拉電阻太大則會(huì)導(dǎo)致輸出高時(shí)負(fù)載太重以至于無法達(dá)到規(guī)定電壓，所以TTL要盡量避免使用下拉。

下圖是仿真結(jié)果，因?yàn)檫@是一個(gè)反相器，所以下拉時(shí)輸出高是所期望的，而下拉電阻超過1.8kΩ時(shí)已經(jīng)無法滿足TTL定義的最低高電平標(biāo)準(zhǔn)了;而上拉時(shí)，就算上拉電阻達(dá)到20kΩ，也絲毫不影響輸出。

上表，TTL上下拉電阻取值與輸出電壓的關(guān)系

CMOS電路

相信現(xiàn)在已經(jīng)沒多少人會(huì)在設(shè)計(jì)時(shí)選用TTL家族的器件了，可能多數(shù)人都沒接觸過這類器件，最常用的還是CMOS家族(HC、HCT、LVC、CD4000等)。

CMOS家族的東西就比較簡單粗暴，上下對(duì)稱的結(jié)構(gòu)，上下管驅(qū)動(dòng)能力也基本一致，這個(gè)時(shí)候輸出的上下拉電阻對(duì)增強(qiáng)驅(qū)動(dòng)能力幾乎沒有幫助不說，還加重了負(fù)載，屬于得不償失(其實(shí)多數(shù)情況下是無關(guān)痛癢)。

下圖是基本的CMOS反相器，只需要一對(duì)互補(bǔ)的MOS管即可實(shí)現(xiàn)(現(xiàn)實(shí)中的CMOS反相器一般是三對(duì)這種管子級(jí)聯(lián)出來的，為了提高開環(huán)增益)。

但是CMOS器件的輸入懸空時(shí)，不會(huì)被拉向任何一個(gè)方向，處于一種浮空的狀態(tài)，這樣會(huì)造成輸出紊亂，不是我們所希望的結(jié)果，這種情況下需要在輸入端接入上拉或者下拉電阻給電路提供一個(gè)確定的狀態(tài)。一般可拔插的對(duì)外接口(如JTAG)需要在I/O上加上上下拉電阻，有三態(tài)的總線視工作情況也可能需要上下拉，不過大多數(shù)的CMOS電路不需要額外的上下拉電阻。

上圖，CMOS器件在使用是一般要加上下來避免輸入懸空

因?yàn)镃MOS輸入是電壓控制型，輸入阻抗很高，所以上下拉電阻的值可以很大，理論上用MΩ級(jí)別的電阻都沒問題。

不過理論歸理論，工程師得認(rèn)清現(xiàn)實(shí)?，F(xiàn)實(shí)的CMOS輸入結(jié)構(gòu)，為了保護(hù)MOS管的柵極，會(huì)在柵極上加入ESD二極管，二極管反向偏置的時(shí)候是有漏電流的，還會(huì)隨溫度的升高還會(huì)指數(shù)增長!所以CMOS電路的上下拉電阻一般在100kΩ以下，一些制程比較先進(jìn)的CPU，I/O口的漏電流或者上下拉電流較大，上下拉電阻一般取在幾kΩ級(jí)別。所以設(shè)計(jì)上下拉電阻前一定要仔細(xì)閱讀芯片手冊(cè)，查查I/O的輸入電流，看看取什么樣的電阻值才合理。

上圖，CMOS輸入有ESD二極管

其他需要上下拉的情況

開集(Open-Collector)和開漏(Open-Drain)的輸出結(jié)構(gòu)往往也需要加上拉電阻:理清推挽、開漏、OC、OD的特點(diǎn)與應(yīng)用。OC和OD輸出結(jié)構(gòu)只有下管，所以只能輸出L和高阻(Hi-Z)兩種狀態(tài)，而高阻態(tài)是難以被電路識(shí)別的，所以需要合適的上拉電阻把高阻態(tài)轉(zhuǎn)變?yōu)楦邞B(tài)。

上圖，OC(左)和OD(右)輸出結(jié)構(gòu)

雖然OC和OD輸出結(jié)構(gòu)看起來很復(fù)古，使用時(shí)也需要外接電阻有點(diǎn)麻煩，但這種結(jié)構(gòu)最大的好處就是可以做線與，也就是多個(gè)OC或者OD可以接到一起，只要其中一個(gè)輸出L，總線就是L，這在多外設(shè)中斷和電源時(shí)序控制方面很常用。

上圖，OC/OD的線與接法

I2C也是OC/OD結(jié)構(gòu)，這樣很輕松就能在一條數(shù)據(jù)線上雙向傳輸數(shù)據(jù)而不需要額外的方向控制信號(hào)，而CAN總線則巧妙地利用線與特性來實(shí)現(xiàn)總線仲裁。

在處理OC或者OD電路的時(shí)候，一定要注意評(píng)估總線負(fù)載電容、上拉電阻與所需速度的關(guān)系，負(fù)載電容越大，速度越快，所需的上拉電阻要越小:通俗理解STM32中的上/下拉電阻。比如I2C總線，如果只掛載了一片從設(shè)備，使用4.75kΩ的上拉電阻可能就滿足400kHz的總線要求了，但如果掛了10片從設(shè)備呢，1kΩ的上拉電阻也不一定能搞定100kHz的總線速度，這種時(shí)候可能得考慮總線負(fù)載隔離或者降低總線速度了。

下圖是在200pF負(fù)載電容情況下，上拉電阻為500Ω、1kΩ、2kΩ、4.75kΩ和10kΩ下的波形，可以看到上拉電阻越大，對(duì)電容充電速度越慢，所以上升沿也越慢，當(dāng)上拉電阻不合適時(shí)上升沿已經(jīng)嚴(yán)重變形，無法保證正常工作。

上圖，OC電路不同上拉電阻對(duì)波形的影響

邏輯反相器可以當(dāng)成放大器來用!不是開玩笑，我還真見過產(chǎn)品上用這種騷操作的，只需要把反相器接成反向放大器就可以了，不過邏輯器件當(dāng)線性器件用，性能嘛...

上圖，邏輯反相器(非門)當(dāng)成線性放大器用

單片機(jī)I/O口驅(qū)動(dòng)，為什么一般都選用三極管而不是MOS管?

這里其實(shí)有兩個(gè)問題：

1.單片機(jī)為什么不直接驅(qū)動(dòng)負(fù)載?

2.單片機(jī)為什么一般選用三極管而不是MOS管?

圖1

答：

1.單片機(jī)的IO口，有一定的帶負(fù)載能力。但電流很小，驅(qū)動(dòng)能力有限，一般在10-20mA以內(nèi)。所以一般不采用單片機(jī)直接驅(qū)動(dòng)負(fù)載這種方式。

2.至于單片機(jī)為什么一般選用三極管而不是MOS管?需要了解三極管和MOS管的區(qū)別，如下：

①三極管是電流控制型，三極管基極驅(qū)動(dòng)電壓只要高于Ube(一般是0.7V)就能導(dǎo)通。

②MOS管是電壓控制型，驅(qū)動(dòng)電壓必須高于閾值電壓Vgs(TH)才能正常導(dǎo)通，不同MOS管的閾值電壓是不一樣的，一般為3-5V左右，飽和驅(qū)動(dòng)電壓可在6-8V。

我們?cè)賮砜磳?shí)際應(yīng)用：

處理器一般講究低功耗，供電電壓也越來越低，一般單片機(jī)供電為3.3V，所以它的I/O最高電壓也就是3.3V。

①直接驅(qū)動(dòng)三極管

3.3V電壓肯定是大于Ube的，所以直接在基極串聯(lián)一個(gè)合適的電阻，讓三極管工作在飽和區(qū)就可以了。Ib=(VO-0.7V)/R2。

圖2 驅(qū)動(dòng)三極管示意圖

②驅(qū)動(dòng)MOS管

通過前面也了解到，MOS管的飽和電壓>3.3V，如果用3.3V來驅(qū)動(dòng)的話，很可能MOS管根本就打不開，或者處于半導(dǎo)通狀態(tài)。

在半導(dǎo)通狀態(tài)下，管子的內(nèi)阻很大，驅(qū)動(dòng)小電流負(fù)載可以這么用。但是大電流負(fù)載就不行了，內(nèi)阻大，管子的功耗大，MOS管很容易就燒壞了。

所以，一般選擇I/O口直接控制三極管，然后再控制MOS管。

圖3 I/O口驅(qū)動(dòng)三極管后再驅(qū)動(dòng)MOS管

當(dāng)I/O為高電平時(shí)，三極管導(dǎo)通，MOS管柵極被拉低，負(fù)載RL不工作。

當(dāng)I/O為低電平時(shí)，三極管不導(dǎo)通，MOS管通過電阻R3，R4分壓，為柵極提供合適的閾值電壓，MOS管導(dǎo)通，負(fù)載RL正常工作。

為什么要這樣操作呢?一定要用三極管來驅(qū)動(dòng)MOS管嗎?

那是因?yàn)槿龢O管帶負(fù)載的能力沒有MOS管強(qiáng)，當(dāng)負(fù)載電流有要求時(shí)，必須要用MOS管來驅(qū)動(dòng)。

那可以用I/O口直接驅(qū)動(dòng)MOS管嗎?答案是可以的，但這種型號(hào)不好找，這里給大家推薦一個(gè)NMOS型號(hào)：DMN6140L-13(因?yàn)橛玫纳?，目前就知道這個(gè)型號(hào))。

圖4 DMN6140L-13閾值電壓

這個(gè)管子的閾值電壓是1V，3.3V的時(shí)候可以完全導(dǎo)通，導(dǎo)通時(shí)的最大電流大約2.3A的樣子。

圖5 DMN6140L-13導(dǎo)通電流

我們?cè)賮砜纯矗Ｓ玫腘PN三極管LMBT2222ALT1G的帶載能力，最大電流IC=600mA。

圖6 LMBT2222ALT1G導(dǎo)通電

可見MOS管的驅(qū)動(dòng)能力是三極管4倍，所以對(duì)負(fù)載電流有要求的都使用MOS管。

那他們的價(jià)格相差多少呢?在立創(chuàng)上搜了一下，MOS管的三極管的價(jià)格幾乎是三極管的6倍

所以，在要求不高，成本低的應(yīng)用場(chǎng)合，一般使用三極管作為開關(guān)管。

驅(qū)動(dòng)波形實(shí)例調(diào)試

首先，供電正常，確保沒有虛焊或短路。但當(dāng)我測(cè)試Vgs波形的時(shí)候，有點(diǎn)不敢相信自己的眼睛，如下圖。一般來說，MOS管驅(qū)動(dòng)波形出現(xiàn)振蕩是很正常的現(xiàn)象，但是振蕩的這么厲害，波形根本沒法看，不能正常工作。

圖二 樣板驅(qū)動(dòng)波形

用紅外測(cè)試儀監(jiān)測(cè)了MOS管溫度，溫升瞬間升到幾十度，還好我反應(yīng)快，馬上就斷掉了開關(guān)，不然辦公室又得開始放鞭炮了。

三、原因查找：

我猜想會(huì)不會(huì)是驅(qū)動(dòng)芯片本身有問題?

于是我用示波器直接測(cè)了驅(qū)動(dòng)芯片的輸出波形，如下圖，波形正常。

圖三 驅(qū)動(dòng)芯片輸出波形

那問題會(huì)不會(huì)出在驅(qū)動(dòng)布板上，仔細(xì)查看了驅(qū)動(dòng)部分的PCB，MOS管的回路盡量短，也都進(jìn)行了包地處理，跟之前布板差別不大，所以排除PCB布板的問題。

于是我又嘗試調(diào)整了驅(qū)動(dòng)電阻的阻值，因?yàn)檫@個(gè)電阻的大小對(duì)管子的振蕩影響很大。多測(cè)調(diào)試無果。

那唯一的不同之處在于驅(qū)動(dòng)部分單獨(dú)做成一個(gè)小板插在主板上。我判斷大概率問題出在這里，于是重新打板將驅(qū)動(dòng)直接畫在主板上。事實(shí)證明我的判斷是正確的，測(cè)得驅(qū)動(dòng)波形如下圖，波形很漂亮，有木有?

圖四 PCB更改后樣板驅(qū)動(dòng)波形

四、原因分析：

先簡單介紹一下我們所使用的驅(qū)動(dòng)電路。如下所示。該電路一直量產(chǎn)至少上萬片，所以這個(gè)電路肯定是沒問題的。

當(dāng)驅(qū)動(dòng)PWM為高時(shí)，通過R3→D1→C2→R2→GND，給MOS管充電。

當(dāng)驅(qū)動(dòng)PWM為低時(shí)，通過C2→R4→Q1→GND，MOS管放電。

管子做到快開慢關(guān)。一般電阻R3小于R4，阻值為幾歐姆。

R1的作用是防止靜電擊穿，為靜電提供釋放回路，一般為10K左右。

圖五 驅(qū)動(dòng)電路圖

再回到我們的問題上，為什么將驅(qū)動(dòng)插在小板上，驅(qū)動(dòng)波形會(huì)變差，會(huì)振蕩的那么厲害呢?

實(shí)際上這個(gè)振蕩是由R3，L1和C2串聯(lián)振蕩引起的。其中，L1是驅(qū)動(dòng)芯片輸出到柵極之間的寄生電感，這個(gè)距離越遠(yuǎn)，L1越大。驅(qū)動(dòng)做成小板通過插針的形式連接，其實(shí)就是增大了這個(gè)距離，也就是增大了電感L1，所以就振蕩的特別厲害。

電阻R3的作用主要起到阻尼振蕩的作用，讓管子導(dǎo)通的不那么快，吸收管子的振蕩尖峰。阻值越大，振蕩越小，但效率也會(huì)降低。

圖六 驅(qū)動(dòng)電路中的寄生電感

最后，驅(qū)動(dòng)電路部分一定要注意的幾個(gè)細(xì)節(jié)：

1.布局時(shí)，驅(qū)動(dòng)部分一定要靠近MOS管且MOS管的驅(qū)動(dòng)回路面積要盡量短，減小寄生電感的影響。

2.MOS管選型時(shí)，輸入電容C2和密勒電容C1盡量選擇容值比較小的。

3.調(diào)試時(shí)，可通過改變R3的阻值來改變驅(qū)動(dòng)波形的振蕩。