0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內(nèi)不再提示

數(shù)字產(chǎn)品中電源軌噪聲如何影響系統(tǒng)中時鐘抖動

羅德與施瓦茨中國 ? 來源:羅德與施瓦茨中國 ? 2024-11-08 15:51 ? 次閱讀

本文將介紹:關于數(shù)字產(chǎn)品中電源軌噪聲如何影響數(shù)字系統(tǒng)中時鐘抖動。

背景

數(shù)字電路中,一串二進制的信號流是通過電壓(或電流)的波形來表示。然而,自然界的信號實際上都是模擬的,而非數(shù)字的,所有的信號都受噪音、扭曲和損失影響。信號完整性考慮的問題主要有振鈴(ringing)、串擾(crosstalk)、接地反彈、扭曲(skew)、信號損失和電源供應中的噪聲。--摘至于維基百科(信號完整性)。

精準的周期性采樣時鐘是確保數(shù)字系統(tǒng)進行正確通信的前提。如果時鐘信號發(fā)生了偏移,將引起傳輸?shù)?a target="_blank">數(shù)字信號流發(fā)生變化,比如造成時延、誤碼等等。在高速數(shù)字系統(tǒng)中,隨著時鐘速率邁入GHz級,首要目標是保證信號完整無失真地從源端傳送到接收端,往往電源完整性不佳就會影響時鐘信號,進而引起信號完整性問題。

1a6f7876-9d99-11ef-93f3-92fbcf53809c.png

高速數(shù)字產(chǎn)品設計中不單單包含信號完整性問題,還包含電源完整性問題,而對數(shù)字系統(tǒng)中的電源軌噪聲進行評估,將直接反映電源完整性的好壞,本文將介紹數(shù)字產(chǎn)品中電源軌噪聲如何影響系統(tǒng)中時鐘抖動。

數(shù)字產(chǎn)品中電源軌噪聲與時鐘抖動是關聯(lián)的

數(shù)字電路中的直流電壓也就是電源軌波形往往看起來像是純凈平直,然而當我們通過示波器放大后發(fā)現(xiàn)其實不是,電源軌上是存在交流波動成分的。

1ac27896-9d99-11ef-93f3-92fbcf53809c.png

除了由開關電源引入的波動外,電源軌也會受耦合噪聲的干擾,當PDN上發(fā)生振鈴時,會影響芯片輸出的時鐘信號發(fā)生偏移,時鐘信號上升沿發(fā)生的偏移就是我們俗稱的抖動Jitter。

1ae106b2-9d99-11ef-93f3-92fbcf53809c.png

數(shù)字系統(tǒng)中的芯片通常由CMOS集成電路組成,其開關閾值會受電源軌的噪聲影響而波動,進而引起了系統(tǒng)輸出時鐘或數(shù)據(jù)的抖動。

1ae9c4c8-9d99-11ef-93f3-92fbcf53809c.png

由下圖可以看出,電源軌噪聲波動的大小將對抖動大小帶來影響,電源軌波動越小引起時鐘信號的抖動Jitter也會越小。

1b0bb952-9d99-11ef-93f3-92fbcf53809c.png

電源軌噪聲與時鐘信號斜率的比值決定了抖動的大小,電源軌噪聲與抖動的關系可由以下公式描述:

1b193546-9d99-11ef-93f3-92fbcf53809c.png

如果要對抖動的影響進行驗證,就要準確測量電源軌噪聲。但是在如今的電子產(chǎn)品中對電源完整性進行準確評估充滿挑戰(zhàn)。以最為常見的數(shù)字電子產(chǎn)品手機為例,隨著手機發(fā)展的演變,體積越來越小,而內(nèi)部IC集成度越來越高,電流密度越來越大,而功耗卻在降低,從而要求輸入電壓也在降低(從典型的5V、3V減小至1V),甚至電壓容限也在降低(10%減小到5%,甚至是1%)。這就會給電源軌測量造成挑戰(zhàn)。

1b2176e8-9d99-11ef-93f3-92fbcf53809c.png

R&S RT-ZPR電源軌探頭是應對這一挑戰(zhàn)的最佳選擇,它不僅具備極低的系統(tǒng)噪聲(衰減比1:1),也具備2GHz/4GHz高帶寬范圍,可以測量更高頻率范圍的電源軌噪聲。

以實際測量為例:使用RT-ZPR電源軌探頭和傳統(tǒng)RT-ZP1X紋波探頭測試直流電壓Vpp對比:

1b4af04a-9d99-11ef-93f3-92fbcf53809c.png

38 MHz帶寬1:1無源探頭RT-ZP1X會遺漏高頻成分,不能顯示尖峰的存在,從而低估Vpp測量值。但使用同樣衰減比而帶寬高達2 GHz的電源軌探頭RT-ZPR20可以捕獲并測量高頻瞬態(tài),還能擁有極低的噪聲,不難看出針對高頻瞬變需要高帶寬電源軌探頭才能測量出正確的Vpp值。

1b7a3288-9d99-11ef-93f3-92fbcf53809c.png

綜上所述,電源軌信號并非是完全平直的,它會受到噪聲干擾,進而影響系統(tǒng)時鐘的穩(wěn)定。當今數(shù)字產(chǎn)品中電源軌電壓越來越低,同時要求的容限也越來越嚴苛,從而對測量電源軌信號造成挑戰(zhàn)。羅德與施瓦茨的電源軌探頭RT-ZPR充分應對這些挑戰(zhàn),可以進行準確測量 (高帶寬,高靈敏度,低噪聲和大偏置補償)。下一期我們將用一個測量案例繼續(xù)說明電源軌噪聲對數(shù)字產(chǎn)品抖動的影響。

羅德與施瓦茨業(yè)務涵蓋測試測量、技術系統(tǒng)、網(wǎng)絡與網(wǎng)絡安全,致力于打造一個更加安全、互聯(lián)的世界。成立90 年來,羅德與施瓦茨作為全球科技集團,通過發(fā)展尖端技術,不斷突破技術界限。公司領先的產(chǎn)品和解決方案賦能眾多行業(yè)客戶,助其獲得數(shù)字技術領導力。羅德與施瓦茨總部位于德國慕尼黑,作為一家私有企業(yè),公司在全球范圍內(nèi)獨立、長期、可持續(xù)地開展業(yè)務。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 噪聲
    +關注

    關注

    13

    文章

    1115

    瀏覽量

    47338
  • 時鐘抖動
    +關注

    關注

    1

    文章

    61

    瀏覽量

    15913
  • 數(shù)字電路

    關注

    193

    文章

    1595

    瀏覽量

    80370
  • 電源軌
    +關注

    關注

    1

    文章

    32

    瀏覽量

    5743

原文標題:【實踐分享】|淺談電源軌噪聲對時鐘抖動的影響(一)

文章出處:【微信號:羅德與施瓦茨中國,微信公眾號:羅德與施瓦茨中國】歡迎添加關注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關推薦

    如何減少SPDIF傳輸過程時鐘抖動

    3GHz以上的系統(tǒng),時間抖動(jitter)會導致碼間干擾(ISI),造成傳輸誤碼率上升。在此趨勢下,高速數(shù)字設備的設計師們也開始更多地關注時序因素。在
    發(fā)表于 09-28 16:08

    轉(zhuǎn):如何減少SPDIF傳輸過程時鐘抖動

    3GHz以上的系統(tǒng),時間抖動(jitter)會導致碼間干擾(ISI),造成傳輸誤碼率上升。在此趨勢下,高速數(shù)字設備的設計師們也開始更多地關注時序因素。在
    發(fā)表于 09-28 16:28

    電源噪聲時鐘抖動對高速DAC相位噪聲的影響的分析及管理

    ,提高供電噪聲和相位噪聲。諧振可通過對電路降低Q值——給電路增加損耗性元件,加以控制。下圖顯示了來自另一個設計的例子,其采用AD9162 DAC。在該設計,
    發(fā)表于 05-10 14:39

    集成電源噪聲抑制的時鐘源簡化FPGA系統(tǒng)電源設計

    ~156.25MHz范圍的低抖動時鐘源。在理想的供電條件下,小數(shù)分頻PLL可在1 0kHz~20MHz頻段內(nèi)提供低于lps RMS的抖動性能。相反,在有電源
    發(fā)表于 09-26 14:33

    電源噪聲時鐘抖動對高速DAC相位噪聲的影響分析及管理

    元器件都會產(chǎn)生某種噪聲;也可能來自外部噪聲源。外部噪聲源可通過DAC的任何外部的任何外部任意連接,包括電源時鐘
    發(fā)表于 10-17 10:22

    時鐘抖動(CLK)和相位噪聲之間的轉(zhuǎn)換

    摘要:這是一篇關于時鐘(CLK)信號質(zhì)量的應用筆記,介紹如何測量抖動和相位噪聲,包括周期抖動、逐周期抖動和累加
    發(fā)表于 04-22 10:16 ?4189次閱讀
    <b class='flag-5'>時鐘</b><b class='flag-5'>抖動</b>(CLK)和相位<b class='flag-5'>噪聲</b>之間的轉(zhuǎn)換

    時鐘抖動和相位噪聲對采樣系統(tǒng)的影響

    如果明智地選擇時鐘,一份簡單的抖動規(guī)范幾乎是不夠的。而重要的是,你要知道時鐘噪聲的帶寬和頻譜形狀,才能在采樣過程適當?shù)貙⑺鼈兛紤]進去。很多
    發(fā)表于 05-08 15:29 ?47次下載
    <b class='flag-5'>時鐘</b><b class='flag-5'>抖動</b>和相位<b class='flag-5'>噪聲</b>對采樣<b class='flag-5'>系統(tǒng)</b>的影響

    高速ADC在低抖動采樣時鐘電路設計的應用

    接收機的整體性能。在A/D 轉(zhuǎn)換過程引入的噪聲來源較多,主要包括熱噪聲、ADC 電源的紋波、參考電平的紋波、采樣時鐘
    發(fā)表于 11-27 14:59 ?17次下載
    高速ADC在低<b class='flag-5'>抖動</b>采樣<b class='flag-5'>時鐘</b>電路設計<b class='flag-5'>中</b>的應用

    簡談數(shù)字電路設計抖動

    大家好,到了每日學習的時候了。今天我們來聊一聊數(shù)字電路設計抖動。 既然說到了抖動,那么什么是抖動?那首先我們就來了解一下什么是
    的頭像 發(fā)表于 05-17 09:30 ?5968次閱讀
    簡談<b class='flag-5'>數(shù)字</b>電路設計<b class='flag-5'>中</b>的<b class='flag-5'>抖動</b>

    尋找電源噪聲抖動之間的關系

    要找出位錯誤的根本原因,抖動分析是最好的起點,但在某些情況下,電源分析可以幫助找到真正的根本原因。為了深入了解位錯誤,我們在時域和頻域中查看抖動
    的頭像 發(fā)表于 08-05 08:04 ?1513次閱讀
    尋找<b class='flag-5'>電源</b><b class='flag-5'>軌</b><b class='flag-5'>噪聲</b>和<b class='flag-5'>抖動</b>之間的關系

    時鐘抖動使隨機抖動和相位噪聲不再神秘

    時鐘抖動使隨機抖動和相位噪聲不再神秘
    發(fā)表于 11-07 08:07 ?4次下載
    <b class='flag-5'>時鐘</b><b class='flag-5'>抖動</b>使隨機<b class='flag-5'>抖動</b>和相位<b class='flag-5'>噪聲</b>不再神秘

    評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制

    采用PLL的時鐘發(fā)生器廣泛用于網(wǎng)絡設備,用于生成高精度和低抖動參考時鐘或保持同步網(wǎng)絡操作。大多數(shù)時鐘振蕩器使用理想、干凈的
    的頭像 發(fā)表于 03-08 15:33 ?1330次閱讀
    評估低<b class='flag-5'>抖動</b>PLL<b class='flag-5'>時鐘</b>發(fā)生器的<b class='flag-5'>電源</b><b class='flag-5'>噪聲</b>抑制

    時鐘抖動的影響

    抖動和相位噪聲是晶振的非常重要指標,本文主要從抖動和相位噪聲定義及原理出發(fā),闡述其在不同場景下對數(shù)字系統(tǒng)
    發(fā)表于 03-10 14:54 ?863次閱讀
    <b class='flag-5'>時鐘</b><b class='flag-5'>抖動</b>的影響

    詳解數(shù)字電路抖動

    隨著通信系統(tǒng)時鐘速率邁入GHz級,抖動數(shù)字設計領域中日益得到人們的重視。在高速系統(tǒng)
    的頭像 發(fā)表于 08-11 09:33 ?1304次閱讀
    詳解<b class='flag-5'>數(shù)字</b>電路<b class='flag-5'>中</b>的<b class='flag-5'>抖動</b>

    時鐘抖動與相位噪聲的關系

    時鐘抖動和相位噪聲數(shù)字系統(tǒng)和通信系統(tǒng)兩個至關重要
    的頭像 發(fā)表于 08-19 18:01 ?477次閱讀