關鍵詞:
ASIC ,
FPGA , 華為 ,
Altera
中國電信和網(wǎng)絡設備廠商華為正在其部分產(chǎn)品中采用ASIC以取代Altera的FPGA。這項進展將影響Altera的銷售,并可能打擊“FPGA正在取代ASIC傳統(tǒng)地位”的爭議說法。
Altera總裁、主席兼CEO John Daane在10月23日的第三季度營收報告中表示,有兩個客戶在近月內(nèi)將三種產(chǎn)量大的設計轉向了ASIC。Daane并沒有指出客戶的名字,但他說其中一個是Altera最大的客戶,相信應該是華為。
根據(jù)JP摩根分析師Christopher Danely的說法,華為占據(jù)Altera第三季度銷售額的16%,是Altera最大的客戶。Danely表示,華為是最后一個只采用可編程邏輯的電信設備OEM廠商。
根據(jù)周二的一份報告,Danely說他認為華為是FPGA最大的買家,每年花費3.5億美元,也就是華為年度應收的1%來購買FPGA。 他說,華為每年從Altera采購的FPGA價值3億美元。
Danely預估,隨著華為從只使用可編程邏輯到混合使用ASIC和可編程邏輯的變化,Altera明年的年營業(yè)額將損失1.5億美元左右。Danely說道,類似的可編程邏輯收入下降發(fā)生在數(shù)年前,EMC公司從只采用FPGA的模式轉向采用FPGA和ASIC的混合模式。
Danely說,讓Altera情況更糟的是,另一可編程邏輯市場領導者賽靈思(Xilinx)將從其與華為的首批設計案(design win)中獲益。
Altera和Xilinx表示,近些年傾向于采用FPGA而非ASIC,很多廠商也轉向采用FPGA以更快打入市場,節(jié)省重復工程費用。但這兩家公司都承認,ASIC在量更大的應用中成本更低。
Daane周二表示,設計實現(xiàn)的提升和先進節(jié)點晶圓成本的增加將加速可編程邏輯取代ASIC的速度。
Altera第三季度的應收為4.95億美金,環(huán)比增長6%但同比下降了5%。其第三季度的凈收入為1.575億美元,每股49美分,環(huán)比下降3%,同比下降了15%。
Altera第三季度應收與分析師的預期相符。Altera沒有提供第四季度的銷售目標。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
相關推薦
電子發(fā)燒友網(wǎng)站提供《為低功耗FPGA、處理器和ASIC實施啟用LVDS鏈路.pdf》資料免費下載
發(fā)表于 08-29 09:59
?0次下載
本系列文章從數(shù)字芯片設計項目技術總監(jiān)的角度出發(fā),介紹了如何將芯片的產(chǎn)品定義與設計和驗證規(guī)劃進行結合,詳細講述了在FPGA上使用IP核來開發(fā)ASIC原型項目時,必須認真考慮的一些問題。文章從介紹
發(fā)表于 08-10 17:13
?661次閱讀
各行各業(yè)紛紛采用FPGA芯片是源于FPGA融合了ASIC和基于處理器的系統(tǒng)的最大優(yōu)勢。 FPGA能夠提供硬件定時的速度和穩(wěn)定性,且無需類似自
發(fā)表于 04-23 15:50
?909次閱讀
ASIC(Application Specific Integrated Circuit)是專用集成電路的縮寫,是一種用于特定應用的定制芯片。ASIC芯片是一種針對具體應用而設計、制造的集成電路芯片
發(fā)表于 04-19 15:24
?609次閱讀
上一篇文章,小棗君給大家介紹了CPU和GPU。今天,我繼續(xù)介紹計算芯片領域的另外兩位主角——ASIC和FPGA。█ASIC(專用集成電路)上篇提到,GPU的并行算力能力很強,但是它也有缺點,就是功耗
發(fā)表于 04-16 08:05
?210次閱讀
FPGA(現(xiàn)場可編程門陣列)和ASIC(應用特定集成電路)在概念上存在明顯的區(qū)別。
發(fā)表于 03-27 14:12
?651次閱讀
FPGA(現(xiàn)場可編程門陣列)和ASIC(專用集成電路)是兩種不同類型的集成電路,它們在設計靈活性、制造成本、應用領域等方面有著顯著的區(qū)別。
發(fā)表于 03-26 15:29
?1388次閱讀
ASIC中你可以直接加寬金屬線,比如兩倍寬度走時鐘線,復位線啦,之類的。金屬線寬度變大,線上的延遲變小,對速度也是有幫助的。
發(fā)表于 03-19 13:53
?563次閱讀
FPGA強的。
FPGA是通用可編輯的芯片,冗余功能比較多。不管你怎么設計,都會多出來一些部件。
前面小棗君也說了,ASIC是貼身定制,沒什么浪費,且采用硬連線。所以,性能更強,功耗更
發(fā)表于 01-23 19:08
CPU、GPU遵循的是馮·諾依曼體系結構,指令要經(jīng)過存儲、譯碼、執(zhí)行等步驟,共享內(nèi)存在使用時,要經(jīng)歷仲裁和緩存。 而FPGA和ASIC并不是馮·諾依曼架構(是哈佛架構)。以FPGA為例,它本質上是無指令、無需共享內(nèi)存的體系結
發(fā)表于 01-06 11:20
?1112次閱讀
電子發(fā)燒友網(wǎng)站提供《ASIC芯片開發(fā)過程.ppt》資料免費下載
發(fā)表于 12-25 10:04
?1次下載
從一種架構轉移到FPGA——這幾乎是這個領域的一個強制性步驟——然后轉移到生產(chǎn)ASIC是一個不平凡的旅程。但是如果你提前計劃,這不一定是一次冒險。
發(fā)表于 11-23 10:36
?334次閱讀
全球FPGA市場現(xiàn)狀和發(fā)展前景展望
當今,半導體市場格局已成三足鼎立之勢,FPGA,ASIC和ASSP三分天下。市場統(tǒng)計數(shù)據(jù)表明,FPGA已經(jīng)逐步侵蝕
發(fā)表于 11-08 17:19
電子發(fā)燒友網(wǎng)站提供《汽車系統(tǒng)ASIC、ASSP和EMC設計.pdf》資料免費下載
發(fā)表于 10-19 10:55
?0次下載
噪聲是混合信號 ASIC 中的一個常見問題,會降低性能并危及產(chǎn)品的完成度。本應用筆記提供了添加外部電路的提示和技巧,使許多 ASIC 可用于原型設計或作為終產(chǎn)品進行交付。討論了通過校正模擬電路中的噪聲、進行調(diào)整、校準增益和偏移以及清潔電源來優(yōu)化
發(fā)表于 10-04 17:30
?179次閱讀
評論